4 a garcía adrián-garcía eloy-algaba pablo-expósito daniel- cenozoica
Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez...
-
Upload
ramiro-barreda -
Category
Documents
-
view
222 -
download
0
Transcript of Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez...
![Page 1: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/1.jpg)
Capítulo 5El procesador
Félix García CarballeiraJesús Carretero Pérez
José Daniel Sánchez GarcíaDavid Expósito Singh
© Ediciones Paraninfo 1
![Page 2: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/2.jpg)
© Ediciones Paraninfo 2
Figura 5.1: Componentes básicos de un computador
![Page 3: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/3.jpg)
© Ediciones Paraninfo 3
Figura 5.2: Estructura de un procesador elemental
![Page 4: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/4.jpg)
© Ediciones Paraninfo 4
Figura 5.3: Esquema de un registro y señales necesarias para su utilización
![Page 5: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/5.jpg)
© Ediciones Paraninfo 5
Figura 5.4: Estructura de una ALU y su conexión al banco de registros
![Page 6: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/6.jpg)
© Ediciones Paraninfo 6
Figura 5.5: Buffer triestado y tabla de funcionamiento
![Page 7: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/7.jpg)
© Ediciones Paraninfo 7
Figura 5.6: Cronograma de acceso a la memoria del procesador de la Figura 5.2
![Page 8: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/8.jpg)
© Ediciones Paraninfo 8
Figura 5.7: Camino de datos para la ejecución de la microoperación MAR PC
![Page 9: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/9.jpg)
© Ediciones Paraninfo 9
Figura 5.8: Señales de control a activar para la ejecución de la operación elemental MAR PC. El resto de señales permanecen inactivas
![Page 10: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/10.jpg)
© Ediciones Paraninfo 10
Figura 5.9: Ciclo de instrucción con tratamiento de interrupciones
![Page 11: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/11.jpg)
© Ediciones Paraninfo 11
Figura 5.10: Interrupciones vectorizadas
![Page 12: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/12.jpg)
© Ediciones Paraninfo 12
Figura 5.11: Entradas y salidas de la unidad de control
![Page 13: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/13.jpg)
© Ediciones Paraninfo 13
Figura 5.12: Esquema del computador que ejecuta las instrucciones add, lw, sw y bz
![Page 14: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/14.jpg)
© Ediciones Paraninfo 14
Figura 5.13: Máquina de estados correspondiente al procesador de la Figura 5.12, que ejecuta las instrucciones add, lw, sw y bz
![Page 15: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/15.jpg)
© Ediciones Paraninfo 15
Figura 5.14: Ejemplo de circuito que implementa la unidad de control para las instrucciones add, lw, sw y bz
![Page 16: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/16.jpg)
© Ediciones Paraninfo 16
Figura 5.15: Formato de microinstrucción y microprogramas para el procesador de la Figura 5.12, que ejecuta las instrucciones add, lw, sw y bz
![Page 17: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/17.jpg)
© Ediciones Paraninfo 17
Figura 5.16: Esquema de una unidad de control microprogramada
![Page 18: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/18.jpg)
© Ediciones Paraninfo 18
Figura 5.17: Ejemplo de unidad de control microprogramada con secuenciamiento implícito para el procesador de la Figura 5.12, que ejecuta las instrucciones add, lw, sw y bz
![Page 19: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/19.jpg)
© Ediciones Paraninfo 19
Figura 5.18: Esquema del procesador de los Problemas 5.4 y 5.5
![Page 20: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/20.jpg)
© Ediciones Paraninfo 20
Figura 5.19: Formato de instrucciones del Problema 5.6
![Page 21: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/21.jpg)
© Ediciones Paraninfo 21
Figura 5.20: Formato instrucciones del Problema 5.7
![Page 22: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/22.jpg)
© Ediciones Paraninfo 22
Figura 5.21: Contenido de la memoria del ejercicio 5.7
![Page 23: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/23.jpg)
© Ediciones Paraninfo 23
Figura 5.22: Esquema de unidad de control microprogramada del Problema 5.8
![Page 24: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/24.jpg)
© Ediciones Paraninfo 24
Figura 5.23: Esquema de la unidad de control microprogramada del Problema 5.10
![Page 25: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/25.jpg)
© Ediciones Paraninfo 25
Figura 5.24: Esquema de la CPU del problema propuesto 5.2
![Page 26: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/26.jpg)
© Ediciones Paraninfo 26
Figura 5.25: Esquema de la CPU del problema propuesto 5.3
![Page 27: Capítulo 5 El procesador Félix García Carballeira Jesús Carretero Pérez José Daniel Sánchez García David Expósito Singh © Ediciones Paraninfo1.](https://reader035.fdocuments.ec/reader035/viewer/2022062807/5665b45b1a28abb57c90cf53/html5/thumbnails/27.jpg)
© Ediciones Paraninfo 27
Figura 5.26: Esquema del procesador de los Problemas 5.4 y 5.5