3. Flips-flops, Registros y ContadoresTemarioCerrojosSecuenciamientoFlip - Flop maestro esclavoTransferencia registro a registroContadores

Flips-flops, Registros y ContadoresCircuitos lgicos secuencialesA diferencia de los circuitos combinacionales, estos ciruitos lgicos tienen la capacidad de almacenar estados del mismo mediante arreglo de compuertas lgicas

El elemento ms importante de memoria es el flip flop (FF) Un FF puede mantener un estado indefinidamente y cambiar al momento de recibir un nuevo estado en su (s) entrada (s)Figura 3.1

Flips-flops, Registros y ContadoresCerrojos (3.1)El FF ms elemental es el llamado registro bsico de compueras NAND o registro bsicoFigura 3.2Un registro bsico o multivibrador biestable (como el SR mostrado aqu) puede realizarse con compuertas NOR. Indique como sera el arreglo de ste

Flips-flops, Registros y ContadoresCerrojos (3.1)Inicio del registro bsico (FF)De la figura 3.2 se observa que el estado (entrada) de S y R en t+1 corresponde al estado de Q y Q, respectivamente, en t. Considere ahora un t0 en el que momentneamente se cambia el estado en S como se indica en la figura 3.3.

Un pulso bajo en S provoca que Q quede en estado 1, por lo que se conoce a esto como establecimiento del FF y a este estado se le conoce como estado de establecimiento o inicio.Figura 3.3

Flips-flops, Registros y ContadoresCerrojos (3.1)Restablecimiento del registro bsico (FF)En forma anloga a lo expuesto en la figura 3.3 puede analizarse lo que ocurre cuando en R se introduce un pulso 0 entre t0 y t1. Para este caso, Q = 0 desde t0 (y Q = 1) por lo que a esta condicin se le conoce como estado de restablecimiento o re inicio.Inicio y re inicios simultneos del FFSi para t0 simultneamente se genera un 0 en R y S, puede observarse que ambas compuertas NAND tendrn como salida un 1 lo que es un estado no deseado ya que una salida debe ser la negada de la otra, por lo tanto, este ser un estado invlidoEstado indiferente del FFEl cuarto posible estado es cuando entre t0 y t1 en R y S hay un 1 simultneamente, lo que provoca que las salidas de ambas NAND sean iguales a la otra entrada de ellas (Q y Q respectivamente) de manera que las salidas mantienen su estado anterior

Flips-flops, Registros y ContadoresCerrojos (3.1)Un anlisis equivalente puede hacerse cuando el registro bsico es hecho con compuertas NOR como se observa en la figura 3.4

Figura 3.4Este arreglo es eminentemente asncrono, pues cambia TODA vez que ocurre algn cambio en una (al menos) de sus entradas

Flips-flops, Registros y ContadoresCerrojos (3.1)Tabla de Verdad de un FF basado en compuertas NAND

Tabla de Verdad de un FF basado en compuerta NOR

S

R

Salida

0

0

Invlido

0

1

Q = 1

1

0

Q = 0

1

1

Indiferente

S

R

Salida

0

0

Indiferente

0

1

Q = 0

1

0

Q = 1

1

1

Invlido

Flips-flops, Registros y ContadoresSecuenciamiento (3.2)FF sincronizados por RelojHasta ahora hemos visto que los FF tienen un comportamiento asincrnico. Considere la figura 3.5 donde a las entradas de un FF bsico basado en compuertas NAND se les agrega dos compuertas NAND cuyas entradas son las S y R originales y una entrada comn llamada detector de flancos o relojFigura 3.5Es el reloj el que le otorga la Caracterstica sincrona a este tipo de FF

Flips-flops, Registros y ContadoresSecuenciamiento (3.2)Flip Flop JK (Universal)Es llamado FF Universal porque cualquier otro FF puede armarse a partir de este. Es igual a un FF SR, con la diferencia que la condicin de entrada (1,1) NO genera un estado invlido. En efecto, para J=K=1 en tn,Qn= Qn-1 es decir, la salida Q se complementa.

Indica que el flanco de activacinEs positivo (TPP). Tambin la hayNegativa (TPN)

J

K

CLK

Q

0

0

(

Indiferente

0

1

(

0

1

0

(

1

1

1

(

Q0 (se complementa)

Flips-flops, Registros y ContadoresSecuenciamiento (3.2)FF JKFigura 3.6

Flips-flops, Registros y ContadoresSecuenciamiento (3.2)Flip Flop JK (Diagrama de Tiempo)Transicin de PendienteNegativa (TPN)Figura 3.7

J

K

CLK

Q

0

0

(

Indiferente

0

1

(

0

1

0

(

1

1

1

(

Q0 (se complementa)

Flips-flops, Registros y ContadoresSecuenciamiento (3.2)Flip Flop tipo DA diferencia de los FF tipo SR y JK, este FF tiene solamente una entrada sncrona de control D (dato).Cmo es la implantacin de un FF tipo D a partir de un FF SR ?Figura 3.8

D

CLK

Q

0

(

0

1

(

1

Flips-flops, Registros y ContadoresSecuenciamiento (3.2)FF tipo D no activado por reloj detector de flancosFigura 3.9

EN

D

Q

0

X

Q0

1

1

1

1

0

0

Flips-flops, Registros y ContadoresSecuenciamiento (3.2)Entradas AsncronasEntradas independientes de las sncronas y que sirven para fijar el estado de un FF - en cualquiern instante de tiempo - independiente de las condiciones presentes en las otras entradas (se les conoce como entradas dominantes).Si bien es cierto, estas entradas permiten tener al FF en estado 1 0 por un tiempo indefinido (estas entradas responden a niveles permanentes de corriente contnua) normalmente se usan para iniciar o limpiar el estado de un FF por lo que usualmente se les conoce como PRE (preset) y CLR (clear) respectivamente. Figura 3.10

PRE

CLR

Respuesta FF

1

1

Operacin Normal

0

1

Q = 1

1

0

Q = 0

0

0

No se usa

Flips-flops, Registros y ContadoresFlip Flop Maestro Esclavo (3.3)Tipo de FF muy utilizado anteriormente al desarrollo de los FF activados por flanco.Corresponde a dos FF JK dispuestos en serie (uno maestro y el otro esclavo). Reciben esta denominacin por que el estado del FF esclavo - una vez que el reloj de ste asi lo permite - corresponde al estado de las salidas del FF maestro.Figura 3.11

Flips-flops, Registros y ContadoresNotacin IEEE/ANSI de los FFFigura 3.12

Flips-flops, Registros y ContadoresAplicaciones para FF (3.4 y 3.5)SincronizacinDeteccin de secuencias de entradaAlmacenamiento y Transferencia de DatosTransferencia de Datos en serie y paraleloDivisin y Conteo de FrecuenciaContadores

Flips-flops, Registros y ContadoresSincronizacin Considere la siguiente situacin La aparicin de pulsos parciales (asincrnicos) se corrige con la inclusin de un FF tal como se aprecia en la figura 3.14Figura 3.13Figura 3.14

Flips-flops, Registros y ContadoresDeteccin de secuencias de entrada

Almacenamiento y transferencia de datos Corresponde al paso de informacin de un FF a otro y puede acurrir en forma sncrona (figura 3.16) o asncrona (figura 3.17)Figura 3.15Figura 3.16Figura 3.17

Flips-flops, Registros y ContadoresTransferencia de Datos (serie y paralelo)Paralelo (Registro X al Y)

Serie (Registro de Corrimiento)Figura 3.18Figura 3.19

X2

X1

X0

Y2

Y1

Y0

1

0

1

0

0

0

0

1

0

1

0

0

0

0

1

0

1

0

0

0

0

1

0

1

Flips-flops, Registros y ContadoresDivisin y conteo de Frecuencia Correspon de al arreglo de n FF que permiten dividir la frecuencia del reloj inicial en 2n veces tal como se aprecia en la figura 3.20Figura 3.20Si La frecuencia de pulsos del reloj inicial es f, entonces la frecuencia de los pulsos de salida del flip flop i ser f/2i

Flips-flops, Registros y ContadoresOperacin de Conteo El mismo arreglo de la figura 3.20 puede usarse como un contador binario, en el que cada Xi corresponde al nmero binario correspondiente a 2i (base polinomio 10).Diagramas de transicin de estados Es una forma de mostrar la manera como cambian todos los FF de un arreglo al aplicar un pulso de reloj. As, cada crculo representa un posible estado de arreglo por ejemplo para el arrelglo de la figura 3.20 el diagrama de transicin de estados es el siguiente:Figura 3.21Cada flecha corresponde a un pulso de reloj aplicado al arreglo de FF

Flips-flops, Registros y ContadoresUn poco ms de multivibradoresMultivibradores Monoestables Sabemos que un FF es un multivibrador biestable puesto que tiene dos estados que se pueden mantenerse indefinidamente hasta que ocurra una entrada que pudiera hacerlos cambiar. Un multivibrador monoestable es un dispositivo parecido a un FF pero solamente tiene un solo estado de salida estable (Q=0 y Q=1 normalmente). Los MV monoestable tienen un estado casi estable (Q=1 y Q=0) que se mantiene por un tiempo tp definido por componentes RC externos al MV monoestable, el que puede variar de nanosegundos a varias decenas de segundos.Figura 3.22

Flips-flops, Registros y ContadoresMultivibradores MonosestablesNo reactivable La duracin del pulso de salida es siempre la misma (tp) independiente de la duracin de los pulsos de entrada Reactivable Opera parecido a un MV no reactivable con la diferencia que si recibe un pulso de entrada durante el estado casi estable, comienza un nuevo pulso tp.Figura 3.23

Flips-flops, Registros y ContadoresMultivibradores Aestables A diferencia de los FF y los MV monoestables, estos dispositivos oscilan entre dos estados (1 y 0) inestables. Este tipo de multivibrador es til para generar seales de reloj para circuitos digitales sncronos.

Contadores Como se ha visto hasta aqu, un arrelgo de flip flops del tipo divisor de frecuencias puede usarse como contador. A continuacin veremos diversos arreglos y cmo stos son usados como contadoresContador asncrono (de rizo) nmero MODContador de nmeros MOD < 2nContador de dcadas y contador BCDContador descendenteContador sncrono (paralelos) ascendentes y descendentesContador con preestablecimientoContador de corrimiento

Flips-flops, Registros y ContadoresContador asncrono (rizo) MOD 2 n El arreglo de la figura 3.20 representa un contador asncrono MOD 8, as el nmero MOD es igual al nmero total de estados por los cuales pasa el contador antes de volver a su estado inicial. En general, para n FF el nmero MOD = 2nContador de nmeros MOD < 2 n Es una modificacin de un contador de rizo asncrono y consiste en hacer que ste se salte ciertos estados. Considere la siguiente figura (contador MOD 6)Figura 3.24

Flips-flops, Registros y ContadoresContador de dcadas y contador BCD A partir de la figura 3.24 se puede generalizar un procedimiento para construir un contador MOD X 1. Determinar el menor nmero n de FF tales que 2n => X. Si 2n= X entonces el contador est listo 2. Conecte una compuerta NAND a las entradas asncronas CLR de todos los FF involucrados 3. Determine cules FF estn en el estado ALTO en un conteo =X; luego conecte las salidas normales de estos FF a las entradas de la compuerta NAND As, un arreglo de 4 FF con la salida del segundo y cuarto FF a la entrada de una compuerta NAND es un contador MOD - 10 (de dcadas) Debe observarse que para estos contadores, la frecuencia de salida del ltimo FF es igual a fentrada/MODDibuje el diagrama de estado para el contador MOD 6 de la figura 3.24

Flips-flops, Registros y ContadoresContador de dcadas y contador BCD As, un contador de dcadas es cualquier contador que tenga 10 estados diferentes independientemente de su secuencia. Ahora si la secuencia es de 0 a 9 (decimal) se dice que el contador es BCD.Contador descendente

X0 cambia en cada ciclo de relojX1 cambia cada vez que X0 pasa de bajo a altoX2 cambia cada vez que X1 pasa de bajo a alto

Para construir un contador descendente basta conConectar la salida negada del FFi al reloj del FFi+1 en un arregloDe FF JK con TPN (figura 3.25)

X2X1X0

7

111

6

110

5

101

4

100

3

011

2

010

1

001

0

000

Flips-flops, Registros y ContadoresContador descendente

Contador Sncrono (paralelo) La idea en este tipo de contadores es eliminar el problema que se produce por la acumulacin de los retrasos de propagacin (?) de los FF en los contadores de rizo visto hasta ahora. Aqu se aplican los pulsos de reloj a todos los FF involucrados. Al igual que en el caso de los contadores asncronos, aqui pueden disearse contadores ascendentes y descendentes utiizando las salidas normales o negadas de los FF respectivamente. Finalmente, un contador sncrono puede pre establecrsele un valor fijo cualquiera.Figura 3.25

Flips-flops, Registros y ContadoresContador Sncrono En la figura 3.26 se observa un contador paralelo MOD 8 ascendente o descendenteFigura 3.26

Flips-flops, Registros y ContadoresContador con prestablecimiento Para poder, por ej. en un contador MOD - 16, comenzar a contar desde el nmero 8 es posible cargar el nmero 8 (0100) mediante una carga paralela incial. Para esto, se usan las entradas asncronas de los FF (preset y clear). Cada entrada de la carga paralela se conecta a la puerta pre y clr del FF que le corresponda. Antes de llegar a dichas entradas, se conectan a una compuerta AND cuya otra entrada (para todas las compuertas AND) es una seal de habilitacin de carga paralela (nmero a prestablecer).

Flips-flops, Registros y ContadoresContadores y CIContador asncrono 74LS293Tiene 4 FF J K con salidas Q0 (LSB), Q1, Q2 y Q3 (MSB)Tiene conexin para 2 relojes CP0 y CP1 conectados a FF0 y FF1 Cada FF tiene una entrada asncrona Cd para borrar. stas se encuentran conectadas entre s a la salida de una compuerta NAND de dos entradas MR1 y MR2. Ambas deben estar en altas para reinicializar el contador a 0000Los FF 1, 2 y 3 estn conectados como un contador de rizo de tres bits. El FF 0 no est conectado internamente a nada.Figura 3.27

Cuenta ascendenteNotacin IEEE/ANSIBloque comn de control

Flips-flops, Registros y ContadoresContadores y CIContador 74193Las salidas de conteo asc/desc finales se utlizan cuando dos o ms de estos CI se se conectan como contador con etapas mltiples para producir un nmero MODmayor. Por ej., en un contador ascendente la salida TCU del contador de ordenInferior se conecta a la entrada CPU del siguiente contador de orden superior. Figura 3.28

Notacin CI

Descripcin

CPU

Entrada de Reloj para conteo ascendente (TPP)

CPD

Entrada de Reloj para conteo descendente (TPN)

MR

Entrada del restablecimiento maestro asncrono (activo en ALTO)

PL

Entrada de carga paralela asncrona (activa en BAJO)

P0-P3

Entradas de datos en paralelo

Q0-Q3

Salidas de los FF (contador)

TCD

Salida del conteo descendente final (prstamo) (activa en BAJO)

TCU

Salida del conteo ascendente final (acarreo) (activa en BAJO)

Flips-flops, Registros y ContadoresContador con corrimiento Basado en el principio de transferencia de datos en serie (figura 3.19)Contador de Anillo

Contador Johnson o de anillo trenzado Muy similar al anterior con la diferencia que la salida invertida del ltimo FF (X1) es la que se conecta a la entrada del primer FF. En la figura 3.30 se observa el diagrama de estados para este tipo de contador Figura 3.29Dibuje la serie de tiempo para cada salida Xi de este contadorFigura 3.30