ETC1 – Problemas – Tema 1 – Representación numérica1.­ Indique cuántos bits son necesarios, como mínimo, para representar cada uno de los siguientes números decimales: 50, 1.000, 5.000, 100.000 y 1.000.000.

2.­ Represente el 6 en los siguientes casos:

­ Código Gray asumiendo que se representa el rango [0, 7].

­ Código Gray asumiendo que se representa el rango [0, 9].

­ Código Gray asumiendo que se representa el rango [0, 15].

­ Código ASCII.

­ Código ASCII con paridad par.

­ Código ASCII con paridad impar.

­ Código 2­out­of­5.

3.­ Represente con el mínimo de bits posibles los siguientes números decimales en notación binaria, signo­magnitud, complemento a 1 y complemento a 2:

a) ±122 b) ±64 c) ±15 d) ±37

4.­ Considere la palabra 10100110. Interprete, si es posible, la información de esta palabra según sea: número binario,  representación signo­magnitud, representación complemento a 1,  representación complemento a 2, código ASCII, código ASCII con paridad par, código ASCII con paridad impar o código BCD.

5.­ Se dispone de palabras de 10 bits. Sobre ellas se escriben números fraccionarios en punto fijo dedicando 3 bits a la parte fraccionaria. Represente los siguientes números en las notaciones signo­magnitud, complemento a 1 y complemento a 2 (tanto redondeando el valor como truncándolo):

a) +27,625 b) –27,625 c) +33,3 d) –33,3

e) +45,67 f) –45,67 g) +45,7 h) –45,7

Nota: Para los números negativos, obtenga primero el valor de la magnitud, y después, aplique la notación.

6.­  Determine el bit de paridad impar generado para cada uno de los 10 dígitos decimales en el código {8, 4, –2, –1}.

7.­  Obtenga  el   complemento  a  1  y   a  2  de   los   siguientes  números  binarios:  1010101,  0111000, 0000001, 10000 y 00000.

8.­ Recientemente se ha rescatado una extrañísima nave espacial que provenía de los confines de la constelación Ophiocus. Tras múltiples esfuerzos, nuestros científicos han logrado deducir algunos datos sobre la civilización que la construyó. En vez de dos brazos, sus criaturas poseían uno solo que terminaba en una “mano” con un número B de dedos. En un cuaderno que encontraron en la nave había escrito:

5x2 – 50x + 125 = 0 x1 = 8 x2 = 5

Suponiendo que tanto el sistema de numeración como las matemáticas extraterrestres hayan tenido una historia similar a las desarrolladas en la Tierra, ¿cuántos dedos (B) poseían?

ETC1 – Problemas – Tema 2 – Álgebra de conmutación1.­ Para elementos del álgebra de conmutación, pruebe la validez de:

a) AB = AC  =>  B = C

b) A + B = A + C  =>  B = C

c) AB = AC  Y  A + B = A + C  =>  B = C

2.­ Compruebe las siguientes igualdades:

a) X YX ZY Z=X YX Z (Ley del consenso generalizado)

b) X XY ZZ Y=Y Z

c) XYXY Z=XYZ

d) WW XYZ =W YZ

e) W [XY ZW ]=WX YX Z

f) WXY WXY YZ WZ =WY YZ

3.­ Encuentre los complementos de las siguientes funciones:

a) F=B CA D A BC D

b) F=B DA B CAC DA B C

c) F=[A B A][ A BB ]

d) F=A BC D

4.­  Obtenga  las   formas normales en suma de productos y  producto de sumas de  las  siguientes expresiones:

a) F = (AB + AC)AB

b) F = XY(V + W)[(X + Y)V]

c) F = X + YZ

d) F = (A + B + C)(D + A) + BC + AC

5.­ Represente las funciones de los problemas 3 y 4 de la siguiente forma:

a) Por tablas de verdad y por mapas de Karnaugh, todas las que sean funciones de tres o  menos variables.

b) Por mapas de Karnaugh las de 4 o más variables.

c)   Mediante   puertas   lógicas,   las   funciones   del   problema   4   (expresiones   originales   y  reducidas).

6.­ Obtenga la tabla de verdad de las siguientes expresiones:

a) F = WYZ + XY + WY

b) F = (W + X + Y)(X + Z)(W + X)

c) Las funciones del problema 4.

7.­ Determine y exprese en forma de mintérminos y maxtérminos las funciones:

a) F1 + F2 b) F1 ∙ F2

Siendo:

F1 = (1, 2, 3, 5, 6, 7, 13, 14, 15) F2 = (0, 4, 8, 9, 10, 14, 15)

Repetir para:

a) XOR(F1, F2) b) NEXOR(F1, F2)

8.­ Obtenga los mapas de las siguientes funciones:

a) F = (5, 6, 7, 12) + d(1, 3, 8, 10)

b) F = (10, 13, 14, 15) ∙ d(0, 1, 2, 8, 9)

c) F = (1, 2, 3, 8, 12) + d(17)

9.­ Escriba las siguientes funciones como suma de mintérminos y producto de maxtérminos:

a) F A , B ,C =ABC

b) F A , B , C= ABBC

c) F A , B , C , D=ABBC D A C D

d) F A , B , C , D =AC DB D

e) F X ,Y , Z =XYZ YXZ

f) F A , B , C=A B CA B C

g) F A , B ,C=A BC ABBC

10.­ A partir de las tablas de verdad de las siguientes funciones, obtenga las expresiones algebraicas de dichas funciones y los circuitos lógicos que las realizan:

X              Y              F1             F2             F3   

0 0 1 0 1

0 1 0 1 1

1 0 1 1 1

1 1 0 0 0

X              Y              Z               F4             F5             F6             F7             F8             F9   

0 0 0 0 1 0 1 1 1

0 0 1 1 0 0 1 0 0

0 1 0 0 0 0 1 1 1

0 1 1 0 1 0 0 0 0

1 0 0 0 1 1 1 1 1

1 0 1 1 1 1 1 1 0

1 1 0 0 0 0 1 1 1

1 1 1 0 0 0 1 1 0

11.­ Construya las tablas de verdad, mapas de Karnaugh y circuitos lógicos del problema anterior.

12.­ Sea el circuito combinacional con cuatro entradas (A, B, C y D), tres salidas intermedias (P, Q y   R)   y   dos   salidas   (T1   y   T2),   como   se   muestra   en   la   figura.   Sólo   Q   y   R   pueden   tener indeterminaciones.

a) Suponiendo que tanto G1 como G2 son puertas AND, obtenga el mapa de la función Pmín (es decir, la función P que tiene el menor número de mintérminos) que permite obtener T1 y T2.

b) Obtener los mapas para Q y R correspondientes al Pmín anterior. Indicar, explícitamente, las posiciones de las inespecificaciones.

c) Suponiendo que G1 y G2 son puertas OR obtenga el mayor Pmáx (la función P con mayor número de mintérminos) y sus mapas correspondientes para Q y R.

d) ¿Pueden obtenerse Q, P y R si G1 es una puerta AND y G2 una puerta OR? ¿Y si G1 es una puerta OR y G2 una puerta AND?

ETC1 – Problemas – Tema 3 – Análisis y diseño de circ. combinacionales1.­ Rediseñe los siguientes circuitos como suma de productos o producto de sumas:

a)

b)

c)

d)

2.­ En el circuito de la figura, todas las puertas poseen el mismo retraso de valor .

a) Obtenga el mapa de F(A, B, C, D).

b) Considerando el retraso, determine la forma de onda de F si A = B = D = 1 y C cambia periódicamente.

c) Igual que (b), si A = C = D = 1 y B cambia periódicamente.

d) Igual que (b), si B = D = 1 y A y C son como las representadas:

e) Interpretar los resultados obtenidos en los apartados (b), (c) y (d).

3.­  Utilizando el mapa de Karnaugh, determine las relaciones mínimas en suma de productos y producto de sumas de las siguientes funciones. Implemente igualmente, un circuito mínimo en dos niveles.

a) F(X, Y, Z, U) = (3, 4, 7, 8, 10, 11, 12, 13, 14)

b) F(X, Y, Z, U) = (0, 4, 6, 7, 10, 12, 13, 14)

c) F(A, B, C, D) = (3, 5, 7, 11, 13, 15)

d) F(X, Y, Z, U) = (0, 1, 3, 6, 9, 11, 12, 13, 15)

e) F(X, Y, Z, U) = (0, 2, 3, 4, 5, 7, 8, 9, 13, 14, 15)

f) F(A, B, C, D) = (0, 3, 4, 6, 7, 11, 13, 14, 15)

g) F(A, B, C, D, E) = (0, 2, 5, 7, 13, 15, 16, 18, 26, 29, 31)

h) F(X, Y, Z, U) = (0, 1, 2, 4, 6, 8, 9, 12, 13, 14)

4.­  Diseñe de forma óptima, un circuito que genere la función F y cuya realización sea en dos niveles:

a) F = (1, 2, 7, 8, 19, 20, 25) + d(10, 11, 12, 13, 14, 15, 26, 27, 28)

b) F = (1, 2, 5, 6, 9) + d(10, 11, 12, 13, 14, 15)

c) F = (0, 2, 5, 7, 13, 15, 16, 18, 26, 29, 31) + d(20, 24, 28)

d) F = (13, 15, 17, 18, 19, 20, 21, 23, 25, 27, 29, 30, 31) + d(1, 2, 12, 24)

e) F = (0, 4, 6, 8, 9, 12, 13, 14, 15, 18, 22, 26, 28, 30, 31)

f) F=V X Y ZV W X YV W Y ZV W X Y V W X YV W X YV X Y ZV W X Y

g) F = (0, 3, 5, 8, 10, 11, 14)

h) F = (2, 3, 6, 13, 15, 19, 20, 22, 25, 26, 27, 28, 29) ∙ d(0, 7, 12, 18, 24)

5.­ Las normas de seguridad de los modernos aviones exigen que para señales de vital importancia para la seguridad del aparato, los circuitos deben estar triplicados para que el fallo de uno de ellos no produzca una catástrofe. En caso de que los tres circuitos no produzcan la misma salida, ésta se escogerá mediante votación. Diseñe el circuito “votador” que ha de utilizarse para obtener como resultado el valor mayoritario de las tres entradas.

6.­ Sea F una función de un dígito BCD y de una entrada de control X. F vale “1” en los siguientes casos:

1) Si X = 1 y el número BCD es múltiplo de 3.

2) Si X=0 y el número BCD tiene una cantidad impar de unos.

Implemente F como un circuito en dos niveles utilizando puertas NAND.

7.­ Se pretende diseñar un circuito combinacional que tenga como entrada un número BCD natural y como salida la parte entera del cociente de su división por 3. Se pide:

a) Exprese las funciones mínimas de salida como suma de productos y como productos de sumas.

b) Obtenga las expresiones correspondientes a cada una de las anteriores, realizadas con un sólo tipo de puerta y represente el circuito correspondiente a la mínima de estas expresiones.

8.­ Realice la función F:

F=A B C DAB C EA B CEA B C EA B C EA B C DA B C E

a) Con puertas NAND. b) Con puertas NOR.

9.­ Rediseñe el circuito de la figura sólamente con puertas NAND:

10.­ Suponga que los números entre 0 y 15 están representados en binario con cuatro bits: X3­X0, donde X3 es el bit más significativo. Diseñe un circuito que de salida Z = 1 si y sólo si el número X3­X0 es primo. Base su diseño en la obtención de una expresión mínima en dos niveles para Z.

11.­ Las cuatro líneas de entrada de un circuito combinacional corresponden a un número natural codificado en binario natural. Diseñe un circuito en dos niveles que sirva para detectar cuándo un número es una potencia de dos.

12.­  Diseñe un circuito combinacional cuya entrada es un número de 4 bits y cuya salida es el complemento a 2 del número de entrada.

13.­ Se tiene una palabra de 5 bits: los 4 últimos bits representan un dígito BCD y el primero es un bit de paridad impar. Obtenga la tabla de verdad (o el K­mapa) de las funciones siguientes:

a) F1; se hará “1” para valores de entrada que no correspondan con dígitos BCD.

b) F2; se hará “1” para palabras con paridad incorrecta.

14.­ Un circuito que realiza la función Z(A, B, C) está compuesto por dos subcircuitos (ver figura). La combinación de entradas ABC = 001 nunca ocurre. La tabla de verdad del subcircuito N1 es la 

mostrada. ¿Es posible cambiar algunos valores de U, V y X a indeterminaciones sin modificar Z? Si es así, indicar todos ellos y realizar un buen diseño de N1 con puertas NOR tras obtener todos los valores indeterminados.

15.­ Dada una palabra A de N bits y una señal de control C, diseñe un circuito combinacional cuya salida sea el complemento a 1 ó el complemento a 2, según el valor de C. Utilice exclusivamente puertas XOR y OR.

16.­ Diseñe un circuito cuya salida sea el resto de la división de un número A de 3 bits entre un número B de 2 bits. El número B nunca puede ser cero.

17.­ En el diseño de la función:

F = (4, 5, 6, 7, 8, 9) ∙ d(0, 2, 13, 15)

Se ha dado como solución el circuito de la figura (las variables están en único raíl):

a) Determine, si los hay, todos los errores de la solución y corríjalos.

b) Para el circuito de la figura, dibuje la forma de onda de salida si b es una señal periódica de frecuencia 20 MHz y acd = 011 se mantienen constantes,  suponiendo que todas las  puertas poseen un tiempo de retraso de 5ns.

18.­ Se desea enviar mensajes de 3 bits de una estación a otra y, para evitar en lo posible los errores, se ha decidido añadirle al mensaje 1 bit de paridad impar. Disponiendo únicamente de puertas XOR y NEXOR de 2 entradas:

a) Diseñe el circuito, con el menor número de puertas posibles, que genere ese bit de paridad impar en la estación emisora.

b) Diseñe también el circuito, con el menor número de puertas posibles, que compruebe, en la estación receptora, que el mensaje recibido es correcto.

c) Generalice ambos apartados para N bits.

19.­  En la figura se representa una función de 4 variables incompletamente especificada. Asigne valores a las indeterminaciones para conseguir especificar completamente la función de la forma que se indica en cada uno de los casos siguientes:

a) z pasa a depender de sólo 2 variables.

b) z tiene únicamente 5 mintérminos sin implicantes superiores.

c) z tiene exactamente 4 implicantes primas.

d) z tiene 1 implicante prima no esencial.

e) z tiene el mismo número de implicantes primas que de implicadas primas.

ETC1 – Problemas – Tema 4 – Subsistemas combinacionales1.­ Diseñe a nivel de puertas lógicas, un decodificador decimal. Las entradas serán los 4 bits de un dígito BCD, presentando sólo 10 salidas activas a nivel bajo.

2.­ Diseñe un codificador de 4 entradas con salidas en código Gray.

3.­  Implemente un convertidor de código BCD a 7­segmentos a partir de un decodificador y un codificador.

4.­ Diseñe los siguientes convertidores de código:

a) BCD / Excess­3.

b) BCD / 2­out­of­5.

5.­ Diseñe un convertidor de código Gray a binario natural de 4 bits utilizando sólo 3 puertas XOR de 3 entradas.

6.­ Realice las funciones de conmutación siguientes utilizando multiplexores de 8, 4 y 2 canales:

a) F = (0, 1, 3, 4)

b) F = (2, 4, 5, 7)

c) F = (0, 3, 4)

d) F = (1, 2, 3, 6, 7)

e) F = (1, 2, 4, 5, 6, 9, 15)

f) F = (0, 1, 3, 4, 5, 6, 8, 9, 10, 11, 12, 15, 17, 20, 22, 23, 25, 28, 29, 30, 31)

7.­ Dada la función:

F(A, B, C) = (0, 3, 7) + d(1, 2, 6)

Diséñela, si es posible, con un sólo multiplexor 2:1, sabiendo que las entradas están en único raíl.

8.­ Un sistema de comunicación permite transmitir dos códigos de 4 bits: CA = 0010 y CB = 1101. Sin embargo, en dicha transmisión pueden aparecer errores. Diseñe un circuito con cuatro entradas (el código de 4 bits ) y 3 salidas A, B, C. La salida A se hace igual a 1 si el código recibido es el 0010 o ese mismo código con un error en 1 bit. La salida B se hará 1 si el código recibido es el 1101 o ese mismo con un error en 1 bit. La salida C se hace 1 si el código recibido difiere en 2 bits de los códigos 0010 y 1101. Diseñe la función A con MUX 2:1, la función B con puertas NAND, y la función C con puertas NOR.

9.­ Sea la función:

F(A, B, C, D, E) = (2, 3, 4, 5, 6, 7, 8, 9, 10, 14, 15, 16, 17, 18, 19, 20, 21)

Realícela utilizando un único multiplexor de 4 canales, un único decodificador 3:8 y puertas AND de 2 entradas. Las variables están en único raíl.

10.­ El bloque A de la figura pone su salida yk = 1 si y sólo si hay k entradas a 1. Diseñe la unidad B para que el bloque completo C ponga zj = 1 si y sólo si hay j entradas a 1. Utilice sólo MUX 2:1.

11.­ En una práctica de laboratorio se pretende montar el circuito siguiente:

Sin embargo el laboratorio es un desastre:

a) El día que va el grupo M resulta que no hay multiplexores, con lo único que podemos contar   es   con  una  puerta  NAND de  ocho entradas  además  del  decodificador  previsto.  Obtenga el circuito equivalente al dado con el material disponible.

b) El día que va el grupo P ya disponemos de los multiplexores necesarios, pero ahora han desaparecido los decodificadores. Obtenga un circuito equivalente al dado utilizando un sólo multiplexor como el previsto en la práctica.

Notas:

– Disponemos de las variables en único raíl.

– La entrada de habilitación del multiplexor hace: F = 0 si E = 0 y F = MUX si E = 1.

12.­ Implemente la siguiente función multisalida:

F = (0, 1, 3, 7, 9, 12, 15)        G = (0, 1, 2, 5, 6, 10, 11)

H=X3X2X2X1X0

Haciendo uso de:

a) Una ROM. b) Una PLA.

13.­ Realice un circuito que haga la conversión de un código 2­out­of­5 a código 7­segmentos. Para ello dispone de una PLA de 5 entradas, 10 términos producto y 7 salidas.

Nota: no se trata de encontrar una realización mínima sino una que quepa dentro de la PLA.

14.­ Se desea diseñar un circuito combinacional que genere el producto aritmético de dos números de 2 bits A1­A0 y B1­B0. Los bits de entrada se activan en nivel alto y las salidas en bajo. Dibuje el circuito siguiendo el patrón de una PLA. Exprese las salidas como sumas de productos.

15.­ Se desea diseñar un circuito que tenga como entradas dos números de dos bits A1­A0 y B1­B0 y un bit de paridad par correspondiente a los cuatro bits anteriores. El circuito indicará en una salida si A > B, y en otra si se ha producido una entrada ilegal (con el bit de paridad incorrecto). El circuito deberá realizarse con multiplexores de 2 entradas de selección y una ROM de 8 posiciones 

de memoria.

16.­ Se desea realizar un convertidor de código, de entrada 2­out­of­5 y de salida BCD. Además, este circuito deberá poseer otra salida que detecte un error en la entrada. En el caso de que ocurra tal error, las salidas BCD se pondrán en alta impedancia.

a) Realice el detector de error usando un MUX 8:1 y puertas.

b) Realice el convertidor 2­out­of­5 a BCD usando una PLA de no más de 10 términos  producto (AND).

17.­ Realice la función F = (1, 2, 3, 4, 6, 7, 8, 9, 14) mediante la PAL de la figura:

18.­ Para  el circuito de la figura, se pide:

a) Representar el mapa de Karnaugh de la función f.

b) Rediseñarlo utilizando MUX de 4 canales.

19.­ Analice el circuito de la figura:

20.­ Interprete la utilidad del sistema mostrado en la figura:

21.­ Describa con palabras el funcionamiento del siguiente circuito:

22.­ Rediseñe en dos niveles el circuito de la figura:

23.­ Para el circuito de la figura se pide:

a) Analizarlo.

b) Rediseñarlo utilizando MUX de 8 canales.

24.­  Analice   el   circuito  de   la   figura  describiendo  con  palabras   la   función que   realiza.   ¿Puede diseñarse, mediante una ROM, un circuito que realice la misma tarea? En caso afirmativo, indicar cómo se haría, así como el contenido de la ROM para los siguientes valores en hexadecimal de X e Y:

XY = $10, $11, $12, $67, $84, $AA, $DF.

25.­ Diseñe la siguiente función multisalida:

F1(A, B, C) = (0, 2, 4, 6) F2(A, B, C) = (1, 2, 3, 6) F3(A, B, C) = (2, 5, 6, 7)

Haciendo uso de:

a) Una ROM. b) Una PLA. c) Una PLA del tipo AND­NOR.

26.­ Rediseñe el circuito de la figura, utilizando sólo MUX 2:1. Deberá reducirse en lo posible el número de multiplexores. La única entrada disponible en doble raíl es la entrada e.

27.­ Diseñe un circuito combinacional que acepte un número de 3 bits y genere un número binario de salida igual al cuadrado del número de entrada.

ETC1 – Problemas – Tema 5 – Aritmética binaria y circuitos aritméticos1.­ Sean A y B dos números binarios. Determine en función del número de bits de A y B el mayor número de bits de A + B y A ∙ B. Realice en binario las sumas 110 + 35 y 110 + 73 suponiendo que se dispone de un solo byte.

2.­ Realice, en binario, las siguientes operaciones aritméticas, utilizando:

– Notación en complemento a 1.

– Notación en complemento a 2.

Y compruebe el resultado usando la aritmética decimal:

a) (+42) + (–13) b) (+42) – (–13)

c) (–42) + (–13) d) (–42) – (–13)

3.­  Realice  las  siguientes operaciones utilizando 10 bits   (3  de ellos  para  la  parte   fraccionaria), usando la notación en complemento a 2. Compruebe el resultado verificando los posibles errores.

a) (+22,25) + (+13,13)

b) (+22,25) – (+13,13)

c) (–22,25) + (+13,13)

d) (–22,25) – (+13,13)

4.­ Muestre las palabras de 8 bits que representan los números +36 y –36 en las tres notaciones (S­M, C­1, C­2). Represente también el resultado de multiplicar por 2 y de dividir por 2 esos números. ¿Qué relación hay entre la palabra inicial y la final?

5.­  Los números binarios listados a continuación corresponden a números con signo en notación complemento a 2. Realice las operaciones y compruebe los resultados operando en decimal. Repita el problema para notación en complemento a 1.

a) 001110 + 110010 b) 010101 + 000011 c) 111001 + 001010 d) 101011 + 111000

e) 011101 + 001010 f) 010101 – 000111 g) 001010 – 111001 h) 111001 – 001010

i) 101011 – 100110 j) 100110 – 011101

6.­ Realice las siguientes operaciones en binario comprobando el resultado:

a) 22 ∙ 18 c) 18 ∙ 40 e) 168 / 14

b) 75 ∙ 8 d) 61 / 16 f) 168 / 20

7.­ La ALU de 4 bits de la figura se incluye dentro de un circuito integrado. Muestre las conexiones entre 3 circuitos integrados para formar una ALU de 12 bits. Asigne los arrastres de entrada y salida en la ALU de 12 bits.

8.­ Diseñe un circuito aritmético con una variable de selección S y dos entradas de datos A y B. Cuando S = 0 el circuito realiza la operación de suma F = A + B. Cuando S = 1, el circuito realiza la operación de incremento F = A + 1. Suponga A y B números de 4 bits.

9.­ La substracción binaria directa F = A – B produce una diferencia correcta si A es mayor o igual que B. ¿Cuál podría ser el resultado si A es menor B? Determine la relación entre el resultado obtenido en F y el bit de borrow en la posición más significativa.

10.­ Diseñe un circuito aritmético con dos variables de selección s1 y s0 que genere las siguientes operaciones aritméticas. Dibuje el diagrama lógico de una etapa típica.

11.­  En   el   circuito   de   la   figura  hay,   entre   otros,  un   sumador  paralelo  de  N  bits   y   un  bloque “transfiere/complementa” B (representado por “n XOR”). Describa funcionalmente el circuito. Esto es, represente su operación en forma de tabla y explíquelo verbalmente.

12.­ Se dispone de una ALU de 8 bits muy simple, ya que sólo hace las operaciones de “suma” y “transfiere el complemento”, como se indica en la figura:

Considere dos números con signo de 16 bits (K y L), representados en complemento a dos. Cada 

uno está escrito en dos palabras de 8 bits, una con la parte más significativa (H) y otra con la menos significativa (L), es decir, (K = KHKL y L = LHLL).

a) Utilizando una sola ALU, indique justificadamente, qué hay que realizar para obtener M = K + L (M = MHML) incluyendo la posibilidad de desbordamiento (overflow). No hay que explicar cómo se almacenan los resultados intermedios, sino que, simplemente, hay que  decir que se almacenan.

b) Repita el apartado anterior para obtener M = K – L.

c) Diseñe la ALU con puertas y sumadores completos (Full­Adder) de 1 bit.

13.­ Sean dos números A y B sin signo, de 2 bits cada uno. Realice un circuito que calcule A – B y presente el resultado en notación signo­magnitud. Utilice sólo puertas NAND (variables en doble raíl). Modifique el circuito anterior considerando que las puertas sólo tienen 3 entradas.

14.­ Diseñe un circuito combinacional que tenga como entradas 3 números sin signo A, B y C de N bits cada uno, y 1 salida Z que indique cuál de los números B ó C es más próximo al número A. Haga un diseño con subsistemas combinacionales. Suponga que A  B, A  C y C  B.

15.­  Dado el circuito de la figura, en el que el subsistema de la izquierda posee una entrada de habilitación E, rellene la siguiente tabla, especificando la salida en función de las entradas A, B y Cent. Justifique los resultados.

S1 S0 Operación0 00 11 01 1

Nota: Cuando el subsistema de la izquierda está inhabilitado, sus salidas son igual a cero.

ETC1 – Problemas – Tema 6 – Análisis y diseño de circuitos secuenciales1.­ Para las secuencias de entrada de la figura, encuentre la forma de onda de salida para el caso de un biestable JK disparado por flanco negativo.  Ídem para el  caso de ser   disparado por flanco positivo.

2.­ Se pretende construir un circuito como el de la figura, el cual podrá actuar como SR, D, T o JK dependiendo   del   valor   de   C1   y   C0   (ver   tabla).   Diséñelo   utilizando   como   único   elemento   de memoria un biestable tipo T.

3.­ Para cada uno de los circuitos de la figura, justifique razonadamente si es válido como biestable para realizar cualquier circuito secuencial:

4.­ Determine las formas de onda de las salidas del circuito de la figura para la secuencia de entrada que se muestra, suponiendo que las puertas tienen un retraso D. La salida inicial es q1q2 = 10.

5.­ Analice el circuito de la figura:

6.­ Para el circuito secuencial de la figura, obtenga la forma de onda de la salida Z correspondiente a la forma de onda X mostrada también en la figura. Comience en el estado inicial q1q0 = 00.

7.­  Para el circuito de la figura, dibuje la forma de onda de la salida para las secuencias que se muestran. Supongamos que el sistema parte del estado q1q2q3 = 000.

8.­ Para el circuito y la secuencia de entrada de la figura, determine la forma de onda de salida. El estado   inicial   es   desconocido.  El   biestable   es   disparado  por   flanco.   Justifique   las   transiciones producidas en la salida.

9.­ Analice el circuito de la figura y muestre la secuencia de salida para la secuencia de entrada dada. ¿Qué ocurriría si los biestables fueran disparados por nivel alto?

10.­ Construya la tabla de estados para una máquina de Mealy con una entrada X y una salida Z, que detecte la llegada de tres ceros o tres unos consecutivos, dando una salida Z = 1 coincidiendo con la aparición del tercer bit.

11.­ Obtenga el diagrama de estados de un circuito con dos entradas, X e Y, que dé salida Z = 1 cuando en los 4 últimos ciclos de reloj, las entradas hayan sido: 11, 01, 01, 11.

12.­ Muestre la tabla de estados (lo más reducida posible) de una máquina secuencial síncrona con una entrada X y una salida Z que opera de la siguiente forma: cuando se detecta la llegada de 110 (primero un 1, después un 1 y después un 0), Z se pone a 1, manteniendo este valor hasta detectar la secuencia 010, en cuyo caso Z pasa a tomar valor 0, manteniendo este valor hasta que llegue una nueva secuencia 110.

13.­ Un circuito secuencial tiene una entrada X y una salida Z. Por X se transmiten pulsos positivos de 1, 2 ó 3 ciclos de duración. De un pulso al siguiente, X permanece a 0 un mínimo de 10 ciclos. La salida Z se pondrá a 1 tras terminar el pulso de entrada y permanecerá a 1 durante 3 ciclos si el pulso de X duró 1 ciclo, durante 2 ciclos si X duró 2 ciclos y durante 1 ciclo si X duró 3 ciclos. En otros casos  Z será   cero.  Obtenga  la   tabla  de estados/salida  (lo  más   reducida posible)  según el modelo de máquina de Mealy.

14.­ Sobre una única línea X, se envía una información sincronizada con una señal de reloj CK. Se ha convenido que la información sea correcta siempre que no haya 2 o más unos consecutivos o bien 4  o más  ceros  consecutivos.  Diseñe  un  circuito  cuya salida sea  1  si   se  detecta  un error  en   la transmisión y que permanezca a ese valor en tanto dure el error.

15.­ Diseñe un chequeador de paridad para caracteres de 4 bits. El circuito recibirá, partiendo de un estado inicial, 4 bits en serie por una línea de entrada X. Coincidiendo con el cuarto bit, la salida del circuito será 1 si y solo si el número total de unos recibidos ha sido par. Tras la recepción del cuarto bit,  el circuito volverá  a aceptar en la entrada un nuevo carácter de 4 bits.  Utilice en el  diseño biestables D.

16.­ Diseñe un circuito secuencial síncrono que reciba una entrada X y produzca una salida Z = 1, después de que haya recibido las secuencias de entrada 001 ó 100. Comience el diseño por un estado de reset.

17.­ Se pretende diseñar un circuito secuencial síncrono con una entrada (X) y dos salidas (Y y Z) que cumpla la siguiente tabla de estados/salida:

Utilizando el diagrama de bloques de la figura:

a) Calcule el número de biestables tipo D que se necesitan.

b) Indique el tamaño y contenido de la ROM.

18.­ Por una línea de entrada X se reciben, sincronizados con una señal de reloj, grupos de 4 bits. Diseñe un circuito secuencial síncrono (de una entrada y una salida) que genere en su salida el complemento a 2 del número de entrada. Ejemplo:

X = 0 1 0 0

Z = 0 1 1 1

19.­ En un osciloscopio se observa el siguiente comportamiento:

Realice el circuito con biestables T y puertas NAND.

20.­ Para el dispositivo de memoria que se muestra a continuación:

a) Obtenga su tabla de excitación.

b) Razone si es posible implementar cualquier máquina de estados utilizando este tipo de dispositivo como elemento de memoria.

c) Con dos de estos elementos de memoria y las puertas necesarias, realice un circuito que implemente   la   tabla   de   estados.   Elija   una   asignación   de   estados   adecuada,   sin  consideraciones de costes.

ETC1 – Problemas – Tema 7 – Subsistemas secuenciales1.­ Diseñe un contador de 4 bits (mod­16) que permita carga de datos en paralelo. El contador debe ser síncrono y podrá ser puesto a 0 (CLEAR). Diséñelo con biestables JK y puertas lógicas.

2.­ Diseñe un contador mod­4 que tenga las siguientes características:

– Ser síncrono y disparado por flanco de subida.

– Ser puesto a 0 de manera asíncrona.

– Inhibirse de la cuenta, manteniendo el estado almacenado.

– Contar hacia arriba.

– Contar hacia abajo.

– Cargar datos en paralelo.

3.­

a) Diseñe un contador síncrono con una entrada X, de forma que sea un contador mod­16 para X = 0 y mod­12 para X = 1.

b) Diseñe un circuito que genere la secuencia de palabras dadas en el diagrama de tiempo de la figura utilizando el contador anterior y una ROM.

15 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0

CK __--__--__--__--__--__--__--__--__--__--__--__--__--__--__--__--__--__--

Z3 ____--------____________________------------________----____----____----

Z2 ________--------____----------------________----____________----________

Z1 ------------____________----------------________--------________--------

Z0 ----________--------____________--------------------____________----____

<-- secuencia para X = 1 ---------------------->

<-- secuencia para X = 0 -------------------------------------->

4.­ Diseñe un registro universal de 4 bits. En particular, debe cumplir las siguientes especificaciones:

– Ser síncrono y disparado por flanco positivo de reloj.

– Tener entrada de puesta a cero asíncrona.

– Tener las cuatro formas de operación siguientes: inhibición, desplazamiento a la izquierda, desplazamiento a la derecha y carga de datos en paralelo.

5.­ Diseñe un circuito que genere la secuencia 110010 utilizando:

a) Biestables y puertas lógicas.

b) Un multiplexores y un contador.

c) Un registro de desplazamiento.

6.­ Se dispone de un contador mod­16 con las siguientes señales de control: CUENTA, CARGA y CLEAR. Su funcionamiento es el que se indica:

– Si CUENTA = 1 y CARGA = 0, el contador cuenta hacia arriba.

– Si CARGA = 1, el contador se carga con datos en paralelo.

– Tiene también salida de carry.

Construya, utilizando como dispositivo básico dicho contador:

a) Un contador mod­6 que cuente de 0 a 5.

b) Un contador mod­6 que cuente de 10 a 15.

c) Un contador mod­6 que cuente de 4 a 9.

d) Un contador que cuente de 0 a 34.

7.­ Diseñe un generador de la secuencia 100111 utilizando como base un registro de desplazamiento.

8.­  Se dispone de una señal binaria con periodo de 1 minuto, contadores  mod­10 disparados por flanco  negativo con entrada de  CLEAR síncrona activa  en  alta  y   salida  de acarreo  (CARRY), visualizadores de 7 segmentos con entradas BCD y puertas lógicas. Diseñe un reloj digital que muestre las horas y los minutos.

9.­ La figura muestra un registro de 4 bits y sus operaciones. Utilizando conexiones y circuitería externa adicional a ese registro:

a) Obtenga un registro universal de 4 bits. Esto es, tendrá carga en paralelo, desplazamiento (a derecha y a izquierda) e inhibición.

SH: Desplazamiento a la derecha SI: Entrada en serie

L: Carga en paralelo                            SO: Salida serie

b) Construya un registro con desplazamiento circular a la derecha y complete el diagrama temporal mostrado. Suponga que cuando se activa la señal de carga (L) el valor de las  entradas es X3­X0 = 1010.

10.­ La figura representa un registro de 8 bits cuyas funciones son las especificadas en la tabla. Las salidas DZ deben ir conectadas a un BUS compartido. El BUS EB es bidireccional.

a) Diseñe el registro utilizando puertas y biestables T con entradas de PRESET y CLEAR activas en alto.

b) Añada al diseño realizado en el apartado anterior, un circuito para que cada función del registro se ejecute activando una única línea. En esta parte pueden utilizarse subsistemas  como elementos de diseño.

11.­ Se dispone de un circuito integrado 74198 cuya descripción es la mostrada en la figura:

Hay que diseñar un registro de 8 bits con las siguientes operaciones:

Que además posea una   señal de lectura (R) activa en alto, de forma que, cuando R esté inactiva, ponga al dispositivo en alta impedancia.

a) Diseñe el registro utilizando las puertas necesarias y el 74198.

b) Suponiendo que inicialmente el registro contiene el dato 10101010, indique qué ocurre  para la siguiente secuencia de entradas (cada valor corresponde a un ciclo de reloj):

RA1A0 = 0­0, 110, 011, 001, 100

12.­ Se pretende realizar un dispositivo como el que se muestra en la figura:

– La entrada CLA pone a cero el dispositivo de forma asíncrona.

– Por la línea X se reciben pulsos POSITIVOS de 1 o más ciclos de reloj.

– Con independencia de la duración de cada pulso y contando a partir de la última vez que se activó CLA, se desea activar Z1 a partir del final del segundo pulso recibido por X y activar Z2 a partir del comienzo del quinto pulso.

– Una vez activada cada salida, se mantendrá activa hasta que se active CLA otra vez.

Diseñe el circuito combinacional (C.C. en la figura) utilizando exclusivamente puertas NAND y suponiendo variables en doble raíl.

13.­ Se dispone de  contadores mod­10 (cuentan de 0 a 9) con las siguientes características:

– Señal de puesta a cero síncrona (CLEAR) activa en alto.

– Señal de cuenta ascendente (UP) activa en alto.

– La señal CLEAR tiene prioridad.

– No cuentan con señal de carry.

Construya un contador mod­26 con salida BCD utilizando contadores de este tipo y puertas lógicas. ¿Qué cambios habría que hacer en el diseño si los contadores fueran de las mismas características que los anteriores pero de mod­12 (contando de 0 a 11)?