Autentificacion de usuarios centralizada basada en las venas de los dedos de las manos

ESCUELA SUPERIOR DE INGENIERÍA

INGENIERO TÉCNICO INDUSTRIAL ENELECTRÓNICA INDUSTRIAL

AUTENTIFICACIÓN DE USUARIOS CENTRALIZADABASADA EN LAS VENAS DE LOS DEDOS DE LAS

MANOS

DEPARTAMENTO: INGENIERÍA DE SISTEMAS Y AUTOMÁTICA, TECNOLO-GÍA ELECTRÓNICA Y ELECTRÓNICA

DIRECTOR DEL PROYECTO: VÍCTOR MANUEL SÁNCHEZ CORBACHO

AUTOR DEL PROYECTO: CARLOS ZACCARO SALVADOR

Cádiz, Septiembre 2010

Fdo: Carlos Zaccaro Salvador

Índice general

1. Memoria 31.1. Objeto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61.2. Alcance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61.3. Antecedentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.3.1. Aspectos generales de la autenticación y la biometría . . . . . . . 61.3.1.1. ¾Qué es la autenticación? . . . . . . . . . . . . . . . . . 61.3.1.2. Características de autenticación . . . . . . . . . . . . . . 61.3.1.3. Introducción a la biometría . . . . . . . . . . . . . . . . . 7

1.3.1.3.1. Historia de la biometría . . . . . . . . . . . . . . 71.3.1.4. Sistemas biométricos . . . . . . . . . . . . . . . . . . . . . 8

1.3.1.4.1. Requisitos de un sistema biométrico . . . . . . . 81.3.1.4.2. ¾Por qué la biometría? . . . . . . . . . . . . . . . 8

1.3.1.5. Sistemas de control de acceso . . . . . . . . . . . . . . . . 91.3.1.6. Limitaciones de los Sistemas Biométricos . . . . . . . . . 91.3.1.7. Rendimiento del Sistema Biométrico . . . . . . . . . . . . 101.3.1.8. Precisión y seguridad . . . . . . . . . . . . . . . . . . . . 12

1.3.2. Principios básicos de captación de imagen . . . . . . . . . . . . . . 121.3.2.1. Tecnología de sensores . . . . . . . . . . . . . . . . . . . . 12

1.3.2.1.1. Interpretación de los datos ofrecidos por los sen-sores . . . . . . . . . . . . . . . . . . . . . . . . . 13

1.3.2.1.2. Procesadores de imagen . . . . . . . . . . . . . . 131.3.3. Estado del arte . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

1.4. Normas y referencias . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151.4.1. Normas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151.4.2. Bibliografía . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151.4.3. Recursos empleados . . . . . . . . . . . . . . . . . . . . . . . . . . 16

1.4.3.1. Información vía web . . . . . . . . . . . . . . . . . . . . . 161.4.3.2. Software . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

1.4.4. Otras referencias . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181.5. Deniciones y abreviaturas . . . . . . . . . . . . . . . . . . . . . . . . . . 191.6. Requisitos de diseño . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201.7. Análisis de soluciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

1.7.1. El sensor de imagen . . . . . . . . . . . . . . . . . . . . . . . . . . 211.7.2. Microcontrolador . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211.7.3. Interconexión Cámara-microcontrolador . . . . . . . . . . . . . . . 221.7.4. Conexión de red . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221.7.5. Alimentación del sistema . . . . . . . . . . . . . . . . . . . . . . . . 221.7.6. Diseño exterior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221.7.7. Captura, procesamiento y almacenamiento de datos . . . . . . . . 22

iii

ÍNDICE GENERAL ÍNDICE GENERAL

1.7.7.1. Captura . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221.7.7.2. Procesamiento . . . . . . . . . . . . . . . . . . . . . . . . 231.7.7.3. Almacenamiento . . . . . . . . . . . . . . . . . . . . . . . 23

1.7.8. Comunicación de órdenes . . . . . . . . . . . . . . . . . . . . . . . 231.8. Solución adoptada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

1.8.1. Funcionamiento del sistema . . . . . . . . . . . . . . . . . . . . . . 241.8.2. Desarrollo del hardware . . . . . . . . . . . . . . . . . . . . . . . . 24

1.8.2.1. Sensor de imagen . . . . . . . . . . . . . . . . . . . . . . . 261.8.2.2. Lente y soporte . . . . . . . . . . . . . . . . . . . . . . . . 301.8.2.3. El buer FIFO . . . . . . . . . . . . . . . . . . . . . . . . 32

1.8.2.3.1. Control de la FIFO . . . . . . . . . . . . . . . . 331.8.2.4. El microcontrolador elegido . . . . . . . . . . . . . . . . . 361.8.2.5. La interfaz física Ethernet . . . . . . . . . . . . . . . . . . 391.8.2.6. El conector RJ45 . . . . . . . . . . . . . . . . . . . . . . . 411.8.2.7. Etapa de alimentación . . . . . . . . . . . . . . . . . . . . 42

1.8.2.7.1. Power Over Ethernet . . . . . . . . . . . . . . . 421.8.2.7.1.1. Ventajas . . . . . . . . . . . . . . . . . . . 421.8.2.7.1.2. Características generales . . . . . . . . . . 43

1.8.2.7.2. Cálculos teóricos de consumo . . . . . . . . . . . 451.8.2.7.2.1. POTENCIA ESTÁTICA . . . . . . . . . . 451.8.2.7.2.2. POTENCIA ESTÁTICA . . . . . . . . . . 451.8.2.7.2.3. Comparación entre Fuentes de alimenta-

ción conmutadas y lineales: . . . . . . . . 471.8.2.7.3. Diseño del circuito convertidor-reductor . . . . . 50

1.8.2.7.3.1. Elección de componentes . . . . . . . . . 541.8.2.7.3.2. Diseño del esquemático . . . . . . . . . . 55

1.8.2.7.4. Simulación . . . . . . . . . . . . . . . . . . . . . 571.8.2.8. Proceso de diseño de la PCB . . . . . . . . . . . . . . . . 61

1.8.3. Desarrollo del Software . . . . . . . . . . . . . . . . . . . . . . . . . 671.8.3.1. Manejo de periféricos del LPC2364 . . . . . . . . . . . . . 67

1.8.3.1.1. Interfaz I2C . . . . . . . . . . . . . . . . . . . . . 671.8.3.2. Software de procesamiento biométrico . . . . . . . . . . . 68

1.8.3.2.1. Análisis . . . . . . . . . . . . . . . . . . . . . . . 701.8.3.2.2. Algoritmo . . . . . . . . . . . . . . . . . . . . . . 71

1.8.3.3. Software de control de acceso e interfaz de usuario . . . . 781.8.3.4. Programación de la red de comunicación . . . . . . . . . . 79

1.8.3.4.1. Modelo de referencia OSI . . . . . . . . . . . . . 801.8.3.4.2. Protocolo TFTP . . . . . . . . . . . . . . . . . . 831.8.3.4.3. Protocolo UDP . . . . . . . . . . . . . . . . . . . 831.8.3.4.4. Protocolo IP . . . . . . . . . . . . . . . . . . . . 851.8.3.4.5. Protocolo RMII . . . . . . . . . . . . . . . . . . 861.8.3.4.6. Interfaz Ethernet . . . . . . . . . . . . . . . . . . 881.8.3.4.7. Protocolo TCP . . . . . . . . . . . . . . . . . . . 891.8.3.4.8. Resumen . . . . . . . . . . . . . . . . . . . . . . 92

1.9. Líneas futuras de desarrollo . . . . . . . . . . . . . . . . . . . . . . . . . . 931.10. Planicación . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 931.11. Conclusiones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

iv

ÍNDICE GENERAL ÍNDICE GENERAL

2. Anexos 95Extracto de características de los componentes principales . . . . . . . . . . . . 96

2.0.1. Sensor de imagen . . . . . . . . . . . . . . . . . . . . . . . . . . . . 962.0.2. IC de interfaz física . . . . . . . . . . . . . . . . . . . . . . . . . . . 1052.0.3. Convertidor reductor . . . . . . . . . . . . . . . . . . . . . . . . . . 1082.0.4. Microcontrolador . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1122.0.5. Conector PoE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1162.0.6. Regulador de tensión . . . . . . . . . . . . . . . . . . . . . . . . . . 118

2.1. Código . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

3. Planos 123Módulo identicador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

3.0.1. Esquemático . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1253.0.2. Cara superior de la PCB . . . . . . . . . . . . . . . . . . . . . . . . 1273.0.3. Cara inferior de la PCB . . . . . . . . . . . . . . . . . . . . . . . . 1293.0.4. Distribución de componentes . . . . . . . . . . . . . . . . . . . . . 1313.0.5. Diseño de la carcasa exterior . . . . . . . . . . . . . . . . . . . . . 133

4. Presupuesto 1354.1. Cuadro de precios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

4.1.1. Componentes del módulo capturador . . . . . . . . . . . . . . . . . 1374.1.2. PCB del módulo capturador . . . . . . . . . . . . . . . . . . . . . . 1394.1.3. Materiales caja prototipo módulo biométrico . . . . . . . . . . . . 139

4.2. Presupuesto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

v

Agradecimientos

Deseo mostrar mi más sincero agradecimiento a Víctor,el director de este trabajo, por todos esos ayunos y vacacionesque nos dedicó a mí y a mis compañeros de proyecto.

1. Memoria

Contenido

1.1. Objeto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.2. Alcance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.3. Antecedentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

1.3.1. Aspectos generales de la autenticación y la biometría . . . . . 6

1.3.1.1. ¾Qué es la autenticación? . . . . . . . . . . . . . . . 6

1.3.1.2. Características de autenticación . . . . . . . . . . . . 6

1.3.1.3. Introducción a la biometría . . . . . . . . . . . . . . . 7

1.3.1.3.1. Historia de la biometría . . . . . . . . . . . . 7

1.3.1.4. Sistemas biométricos . . . . . . . . . . . . . . . . . . 8

1.3.1.4.1. Requisitos de un sistema biométrico . . . . . 8

1.3.1.4.2. ¾Por qué la biometría? . . . . . . . . . . . . 8

1.3.1.5. Sistemas de control de acceso . . . . . . . . . . . . . . 9

1.3.1.6. Limitaciones de los Sistemas Biométricos . . . . . . . 9

1.3.1.7. Rendimiento del Sistema Biométrico . . . . . . . . . . 10

1.3.1.8. Precisión y seguridad . . . . . . . . . . . . . . . . . . 12

1.3.2. Principios básicos de captación de imagen . . . . . . . . . . . . 12

1.3.2.1. Tecnología de sensores . . . . . . . . . . . . . . . . . . 12

1.3.2.1.1. Interpretación de los datos ofrecidos por lossensores . . . . . . . . . . . . . . . . . . . . . 13

1.3.2.1.2. Procesadores de imagen . . . . . . . . . . . . 13

1.3.3. Estado del arte . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

1.4. Normas y referencias . . . . . . . . . . . . . . . . . . . . . . . . 15

1.4.1. Normas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

1.4.2. Bibliografía . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

1.4.3. Recursos empleados . . . . . . . . . . . . . . . . . . . . . . . . 16

1.4.3.1. Información vía web . . . . . . . . . . . . . . . . . . . 16

1.4.3.2. Software . . . . . . . . . . . . . . . . . . . . . . . . . 16

1.4.4. Otras referencias . . . . . . . . . . . . . . . . . . . . . . . . . . 18

1.5. Deniciones y abreviaturas . . . . . . . . . . . . . . . . . . . . 19

1.6. Requisitos de diseño . . . . . . . . . . . . . . . . . . . . . . . . . 20

1.7. Análisis de soluciones . . . . . . . . . . . . . . . . . . . . . . . . 21

1.7.1. El sensor de imagen . . . . . . . . . . . . . . . . . . . . . . . . 21

1.7.2. Microcontrolador . . . . . . . . . . . . . . . . . . . . . . . . . . 21

1.7.3. Interconexión Cámara-microcontrolador . . . . . . . . . . . . . 22

1.7.4. Conexión de red . . . . . . . . . . . . . . . . . . . . . . . . . . 22

3

4 1. Memoria

1.7.5. Alimentación del sistema . . . . . . . . . . . . . . . . . . . . . 22

1.7.6. Diseño exterior . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

1.7.7. Captura, procesamiento y almacenamiento de datos . . . . . . 22

1.7.7.1. Captura . . . . . . . . . . . . . . . . . . . . . . . . . . 22

1.7.7.2. Procesamiento . . . . . . . . . . . . . . . . . . . . . . 23

1.7.7.3. Almacenamiento . . . . . . . . . . . . . . . . . . . . . 23

1.7.8. Comunicación de órdenes . . . . . . . . . . . . . . . . . . . . . 23

1.8. Solución adoptada . . . . . . . . . . . . . . . . . . . . . . . . . . 24

1.8.1. Funcionamiento del sistema . . . . . . . . . . . . . . . . . . . . 24

1.8.2. Desarrollo del hardware . . . . . . . . . . . . . . . . . . . . . . 24

1.8.2.1. Sensor de imagen . . . . . . . . . . . . . . . . . . . . 26

1.8.2.2. Lente y soporte . . . . . . . . . . . . . . . . . . . . . 30

1.8.2.3. El buer FIFO . . . . . . . . . . . . . . . . . . . . . . 32

1.8.2.3.1. Control de la FIFO . . . . . . . . . . . . . . 33

1.8.2.4. El microcontrolador elegido . . . . . . . . . . . . . . . 36

1.8.2.5. La interfaz física Ethernet . . . . . . . . . . . . . . . . 39

1.8.2.6. El conector RJ45 . . . . . . . . . . . . . . . . . . . . . 41

1.8.2.7. Etapa de alimentación . . . . . . . . . . . . . . . . . . 42

1.8.2.7.1. Power Over Ethernet . . . . . . . . . . . . . 42

1.8.2.7.1.1. Ventajas . . . . . . . . . . . . . . . . 42

1.8.2.7.1.2. Características generales . . . . . . . . 43

1.8.2.7.2. Cálculos teóricos de consumo . . . . . . . . . 45

1.8.2.7.2.1. POTENCIA ESTÁTICA . . . . . . . 45

1.8.2.7.2.2. POTENCIA ESTÁTICA . . . . . . . 45

1.8.2.7.2.3. Comparación entre Fuentes de alimen-tación conmutadas y lineales: . . . . . 47

1.8.2.7.3. Diseño del circuito convertidor-reductor . . . 50

1.8.2.7.3.1. Elección de componentes . . . . . . . 54

1.8.2.7.3.2. Diseño del esquemático . . . . . . . . 55

1.8.2.7.4. Simulación . . . . . . . . . . . . . . . . . . . 57

1.8.2.8. Proceso de diseño de la PCB . . . . . . . . . . . . . . 61

1.8.3. Desarrollo del Software . . . . . . . . . . . . . . . . . . . . . . 67

1.8.3.1. Manejo de periféricos del LPC2364 . . . . . . . . . . . 67

1.8.3.1.1. Interfaz I2C . . . . . . . . . . . . . . . . . . 67

1.8.3.2. Software de procesamiento biométrico . . . . . . . . . 68

1.8.3.2.1. Análisis . . . . . . . . . . . . . . . . . . . . . 70

1.8.3.2.2. Algoritmo . . . . . . . . . . . . . . . . . . . . 71

1.8.3.3. Software de control de acceso e interfaz de usuario . . 78

1.8.3.4. Programación de la red de comunicación . . . . . . . 79

1.8.3.4.1. Modelo de referencia OSI . . . . . . . . . . . 80

1.8.3.4.2. Protocolo TFTP . . . . . . . . . . . . . . . . 83

1.8.3.4.3. Protocolo UDP . . . . . . . . . . . . . . . . . 83

1.8.3.4.4. Protocolo IP . . . . . . . . . . . . . . . . . . 85

1.8.3.4.5. Protocolo RMII . . . . . . . . . . . . . . . . 86

1.8.3.4.6. Interfaz Ethernet . . . . . . . . . . . . . . . . 88

Septiembre 2010 Autenticación basada en las venas de los dedos de las manos

1. Memoria 5

1.8.3.4.7. Protocolo TCP . . . . . . . . . . . . . . . . . 89

1.8.3.4.8. Resumen . . . . . . . . . . . . . . . . . . . . 92

1.9. Líneas futuras de desarrollo . . . . . . . . . . . . . . . . . . . . 93

1.10. Planicación . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

1.11. Conclusiones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

Autenticación basada en las venas de los dedos de las manos Septiembre 2010

6 1. Memoria

1.1. Objeto

En el presente proyecto se muestra el diseño de un sistema biométrico aunque, adiferencia de los que existen actualmente, se clasica en el grupo de sistemas de bajocoste pero sin sacricar características esenciales como la eciencia y escalabilidad.

La implementación del sistema está basada en un chip de imagen que captura lasimágenes del dedo iluminado con leds infrarrojos, el entorno de programación MATLABque se usa para procesar las imágenes y extraer de ellas el área de interés. Tambiénse encarga de manejar la base de datos MySQL y mediante el uso de algoritmos deprocesamiento de imágenes procedemos a la comparación de las imágenes que obtenemoscon la información almacenada en la base de datos, y mediante un criterio de decisióndeterminar si es autorizado un usuario o no.

Aunque el objetivo principal de este proyecto sea el diseño del hardware se implementaun algoritmo de extracción y vericación para demostrar el funcionamiento del sistema.El sistema biométrico que se plantea presenta aproximadamente un 90% de eciencia yun tiempo de respuesta promedio no mayor a dos segundos. Determinados, naturalmente,sobre la base de las tasas de falso rechazo y falsa aceptación. Los objetivos podrían sermas ambiciosos si se empleara una apropiada iluminación para mejorar la calidad de laimagen.

1.2. Alcance

Un sistema completo de identicación biométrica apto para la comercialización re-quiere un número considerable de pruebas y requisitos de seguridad. El presente proyectopretende mostrar a los lectores la viabilidad del diseño propuesto, centrándose especial-mente en el diseño del hardware.

1.3. Antecedentes

Debido a la vulnerabilidad de algunos sistemas de control de acceso, ha sido necesarioel desarrollo de sistemas cada vez más sosticados que garanticen un correcto desempe-ño. Durante los dos últimos años, Hitachi, a la vez que Sony, están desarrollando unatecnología de identicación vascular.

1.3.1. Aspectos generales de la autenticación y la biometría

1.3.1.1. ¾Qué es la autenticación?

Autenticación o autenticación es el acto de establecimiento o conrmación de algo(o alguien) como auténtico. La autenticación de un objeto puede signicar (pensar) laconrmación de su procedencia, mientras que la autenticación de una persona a menudoconsiste en vericar su identidad. La autenticación depende de uno o varios factores.

1.3.1.2. Características de autenticación

Cualquier sistema de identicación ha de poseer unas determinadas característicaspara ser viable:

Ha de ser able con una probabilidad muy elevada (podemos hablar de tasas defallo de en los sistemas menos seguros).


1. Memoria 7

Económicamente factible para la organización (si su precio es superior al valor delo que se intenta proteger, tenemos un sistema incorrecto).

Soportar con éxito cierto tipo de ataques.

Ser aceptable para los usuarios que serán, al n y al cabo, quienes lo utilicen.

1.3.1.3. Introducción a la biometría

La biometría es una ciencia que se ha desarrollado con el tiempo, gracias a la necesidadconstante del hombre de identicar a las personas, de una manera eciente, evitandoque más de una persona posea el mismo código de identicación. La palabra biometríaproviene de las palabras bio (vida) y metría (medida), por lo tanto la biometría es laciencia que se encarga de identicar a los seres vivos en base a parámetros físicos o decomportamiento, los cuales son únicos e intransferibles.

La biometría provee otra alternativa de identicación de personas, ya que esta tec-nología se basa en el reconocimiento de un rasgo corporal único, por lo que reconoce alas personas en función de quienes son y no de lo que traen consigo como tarjetas, llaves,credenciales o, en su defecto, en lo que puedan recordar como lo son las claves personalesde identicación.

La autenticación biométrica se reere a las tecnologías para medir y analizar lascaracterísticas físicas y del comportamiento humano con propósito de autenticación.

Un sistema biométrico común comprende cinco componentes:

1. Un sensor utilizado para recopilar datos y convertir la información en formatodigital.

2. Algoritmos de procesamiento de señal que realizan actividades de control de calidady desarrollan las plantillas biométricas.

3. Un componente para almacenamiento de datos que contiene la información con lacual se comparan las nuevas plantillas biométricas.

4. Un algoritmo de coincidencia que compara las nuevas plantillas biométricas con unao más de las plantillas almacenadas.

5. Y por último, un proceso de decisión (ya sea automático o manual) que utiliza losresultados del componente de coincidencia para tomar una decisión basada en elsistema.

1.3.1.3.1. Historia de la biometría

China fue el primer país en el cual se empleaba la biometría desde, al menos, elsiglo XIV. Un escritor de nombre João de Barros, escribió que los comerciantes chinosestampaban las impresiones y las huellas de la palma de las manos de los niños en papelcon tinta. El objetivo de esta práctica era diferenciar entre los niños y los jóvenes. En elmundo occidental en cambio, la biometría comenzó a utilizarse a partir de nales del sigloXVIII, ya que en los maniestos de los barcos se registraban datos como la edad, peso,color de ojos, marcas distintivas, complexión, etc., para describir a cada pasajero. Duranteel siglo XIX previo al uso de la biometría, se empleaba la memoria fotográca paraidenticar a las personas hasta que en 1883 Alphonse Bertillon, jefe de policía de Paris,


8 1. Memoria

desarrolló el sistema antropométrico (el cual luego sería conocido como Bertillonage).Este fue el primer sistema preciso, ampliamente utilizado cientícamente para identicara criminales y convirtió a la biometría en un campo de estudio. Este método funcionabamidiendo de manera precisa ciertas longitudes del cuerpo y la cabeza, además de registrarmarcas de cada persona como cicatrices, tatuajes, etc.

1.3.1.4. Sistemas biométricos

Un sistema biométrico es aquel que realiza la identicación de personas basándose enpatrones biométricos, es decir, el sistema mide o analiza una determinada característicafísica o de comportamiento de una persona, luego la procesa y la codica para despuésde esto y basado en algún algoritmo, entregarnos una respuesta. En la actualidad labiometría tiene muchas aplicaciones y funciona con muchos parámetros.

1.3.1.4.1. Requisitos de un sistema biométrico

Para que un identicador pueda ser utilizado de una forma eciente por un sistemabiométrico, éste debe cumplir con los siguientes requisitos:

Universalidad: Que cualquier persona posea esta característica biométrica

Unicidad: La existencia de dos personas con una característica exactamente idénticatiene una probabilidad muy pequeña

Cuanticación: La característica biométrica puede ser medida en forma cuantitativa.

Permanencia: Que la característica debe permanecer sin alteraciones y no cambiecon el transcurso del tiempo.

En la tabla 1.1 se recogen las diferentes características de los sistemas biométricos.

1.3.1.4.2. ¾Por qué la biometría?

Actualmente a nivel mundial la población está más relacionada electrónicamente, espor esto que los sistemas de seguridad, de identicación, de vericación o autenticaciónde identidad, deben ser lo sucientemente ables, para que garanticen que solamentelas personas autorizadas puedan acceder a sitios restringidos o realizar transacciones uoperaciones electrónicas de manera segura. Debido a que cada vez es más común el robo deidentidades, números de tarjetas de crédito, contraseñas, claves, etc., se necesita disponerde sistemas que provean la seguridad adecuada para los peligros actuales. Cada vez se

Tabla 1.1: Características de los sistema biométricos

Ojo(Iris)

Ojo(Retina)

Huellasdactilares

Vasculardedo

Vascularmano

Geometríade la mano

Escrituray rma

Voz Cara

Fiabilidad Muyalta

Muyalta

Muyalta

Muyalta

Muyalta

Alta Media Alta Alta

Facilidadde uso

Media Baja Alta Muyalta

Muyalta

Alta Alta Alta Alta

Prevenciónde ataques

Muyalta

Muyalta

Alta Muyalta

Muyalta

Alta Media Media Media

Aceptación Media Baja Alta Alta Alta Alta Muyalta

Alta Muyalta

Estabilidad Alta Alta Alta Alta Alta Media Baja Media Media


1. Memoria 9

emplean más los sistemas biométricos, esto es debido a la alta conabilidad que puedenbrindar. Estos terminan siendo una solución viable para todos aquellos que requieren desistemas de seguridad o identicación personal competitivos.

1.3.1.5. Sistemas de control de acceso

La seguridad y protección de ocinas, edicios y demás dependencias de una empresao un banco, necesita la implementación de varias medidas técnicas, humanas y organiza-tivas, y dependen de la colaboración de los usuarios para que los sistemas den resultado.Prácticamente en toda empresa existen zonas restringidas a las cuales solo deben accederlas personas debidamente autorizadas. Pero no siempre las soluciones técnicas garantizanque los controles de acceso cumplan con su función. Es por esto que existe una granvariedad de sistemas de control de acceso, los mismos que funcionan con diferentes tecno-logías. Dependiendo de la aplicación, estos sistemas ofrecen más funciones como registrodel personal, asistencias, etc. Los sistemas de control de acceso se pueden dividir en dosclases:

Los que trabajan con algo que la persona sabe, conoce, lleva consigo como una con-traseña, un código o una tarjeta de identicación ya sea esta con banda magnética,con código de barras o con RFID. En estos sistemas, los usuarios ingresan los datosque conocen o dejan que el lector adquiera los datos de sus tarjetas de identicacióny el sistema les permite entrar. Estos sistemas no ofrecen una adecuada conabili-dad, ya que todos los requisitos de ingreso pueden ser robados, olvidados, perdidos,duplicados, etc.

Con el uso de la biometría existen sistemas que, analizando una parte de nuestrocuerpo, pueden reconocer nuestra identidad o, si además de ingresar un patrón bio-métrico se ingresan más datos, el sistema verica nuestra identidad. Estos sistemasson mucho más conables ya que los patrones biométricos no pueden ser prestados,olvidados o duplicados. En un futuro muy cercano los sistemas de reconocimientobiométrico estarán presentes en todos los sistemas de control de acceso y en los sis-temas bancarios para garantizar que las transacciones realizadas electrónicamenteno sean hechas por impostores.

1.3.1.6. Limitaciones de los Sistemas Biométricos

Para la operación en sistemas biométricos con características biométricas se presentanlas siguientes limitaciones:

a) La no distinción.

La variación que una característica biométrica proporcione signicativamente en todoslos individuos no es la esperada, puede haber grandes similitudes interclase en elconjunto de detalles que se utilizan para representar dichas características, lo cualrestringe la capacidad de discriminar el uno del otro, así cada característica biométricatiene algún limite superior teórico en términos de su capacidad de discriminación.

b) Ruido en la Captura de los Datos.

En la captura de los datos, éstos podrían estar con ruido o distorsionados (por ejemplouna huella digital con una cicatriz o una voz alterada por un resfriado). Los datos conruido podrían ser el resultado de un defectuoso o inadecuado mantenimiento del sensorutilizado (por ejemplo la acumulación de suciedad en la lente de una cámara digital) o


10 1. Memoria

Figura 1.1: Fases del proceso de imitación de huella con cola de madera [kakona, 2001]

condiciones ambientales desfavorables. Se puede producir una comparación incorrectaentre los datos capturados con ruido con los datos almacenados, ocasionando que unusuario legítimo sea incorrectamente rechazado.

c) Variaciones Intra-Clase.

La adquisición de los datos biométricos de un individuo durante la autenticaciónpueden ser muy diferentes de los datos que fueron tomados para generar una basede datos, afectando el proceso de comparación. Esta variación es típicamente causadapor un usuario que está interactuando incorrectamente con el sensor, o cuando lascaracterísticas del sensor son modicadas (por ejemplo, cuando se cambia un sensorpor otro de resolución diferente se puede producir un problema de interoperabilidad)durante el proceso de operación.

d) La no universalidad.

En un sistema biométrico se espera que cada usuario posea la característica biométricaque se utilice, pero es posible que carezca de una característica biométrica particular unpequeño grupo de usuarios (por ejemplo, en un sistema biométrico de huellas digitales,podría ser muy difícil extraer rasgos de huellas digitales de ciertos individuos debidoa la deciente calidad de los pliegues de los dedos).

e) Suplantación de identidad.

Una característica biométrica legítima de un usuario inscrito podría ser falsicada porun individuo no autorizado para engañar al sistema. Este tipo de fraude usualmentese da cuando características conductuales tales como la rma o la voz, son usadas.En el caso de las venas es imposible suplantarlo por la naturaleza de las capturas. Elejemplo del sistema más extendido es el de clonar una huella dactilar. La huella serealza con polvo de grato para después obtener a partir de ella una imagen digitale imprimirla en papel de transparencia con una impresora láser, cuyo tóner generaun pequeño relieve. A continuación se cubre con cola para madera y se espera a queseque para posteriormente despegarla de la hoja. La falsicación queda así completa.

1.3.1.7. Rendimiento del Sistema Biométrico

En la Figura 1.2 se muestra una posible distribución de puntuaciones de usuarios y deimpostores en un sistema de reconocimiento biométrico. Como se puede observar, existe


1. Memoria 11

Figura 1.2: Gráca típica de la tasa de falso rechazo (FRR) y la de falsa aceptación (FAR)para un sistema biométrico.

una región en la cual se solapan ambas distribuciones. Si se ja un umbral u, odas laspuntuaciones, tanto de usuarios como de impostores, cuyo valor sea superior a u seráninterpretadas por el sistema como de usuarios registrados.

Por lo tanto, el área bajo la curva de impostores que queda por encima del umbral esla probabilidad de que un impostor sea aceptado. Esta probabilidad es la tasa de falsaaceptación (FAR o False Acceptance Rate). La probabilidad de que un usuario registradono sea aceptado es el área bajo la curva de usuarios válidos que queda por debajo delumbral, lo que se denomina la tasa de falso rechazo (FRR False Rejection Rate).

Según se sitúe el umbral, la FAR y la FRR varían. El punto en el que la FAR yla FRR son iguales se denomina Equal Error Rate (EER) y a menudo es empleado(aunque no describe completamente el funcionamiento de un sistema) para comparar elrendimiento de diferentes sistemas sobre un conjunto determinado de huellas de prueba.Las tasas FAR y FRR son también conocidas como tasas FMR (False Match Rate) yFNMR (False Non-Match Rate) respectivamente. La FRR es una función estrictamentecreciente y la FAR una estrictamente decreciente en u. La FAR y la FRR al ser modeladascomo función del umbral de aceptación tienen por dominio al intervalo real [0,1], que esademás su recorrido, puesto que representan frecuencias relativas. La Figura 1.2 muestrauna gráca típica de la FRR y la FAR como funciones de u.

En esta gura puede apreciarse un umbral de aceptación particular, denotado por u*,donde la FRR y la FAR toman el mismo valor. Este valor recibe el nombre de tasa deerror de intersección (cross-over error rate) y puede ser utilizado como medida única paracaracterizar el grado de seguridad de un sistema biométrico. En la práctica, sin embargo,es usual expresar los requerimientos de desempeño del sistema, tanto para vericacióncomo para identicación, mediante la FAR. Usualmente se elige un umbral de aceptaciónpor debajo de u* con el objeto de reducir la FAR, en desmedro del aumento de la FRR.Si para el ingreso a un lugar se exige un valor alto para el grado de parentesco (un valorcercano a 1), entonces pocos impostores serán aceptados como personal autorizado ymuchas personas autorizadas serán rechazadas. Por otro lado, si el grado de parentescorequerido para permitir el acceso al recinto es pequeño, una fracción pequeña del personalautorizado será rechazada, mientras que un número mayor de impostores será aceptado.El ejemplo anterior muestra que la FAR y la FRR están íntimamente relacionadas, dehecho son duales una de la otra: una FRR pequeña usualmente entrega una FAR alta, yviceversa.


12 1. Memoria

1.3.1.8. Precisión y seguridad

El sistema vascular de los dedos aporta un alto grado de precisión en sus lecturas, yaque la tasa de error que se ha llegado a alcanzar es muy baja:

FRR (tasa de rechazo erróneo) menos del 0.01%

FAR (tasa de falso positivo) menos del 0.0001%

FTE (fallo de enrolamiento) 0,03%

El organismo independiente de referencia International Biometric Group, que perió-dicamente hace comparaciones de las prestaciones de los sistemas biométricos muestra,en su Round 6 Public Report, que la tecnología biométrica vascular del lectores de venasdel dedo tienen las tasas de FRR, FAR y FTE más bajas de todos los sistemas vascularesdel mercado, incluso mejores que la biometría de iris. Además, la velocidad de reconoci-miento es casi el doble que los sistemas de referencia de palma de la mano y casi el tripleque los de iris.

Se caracteriza por una alta seguridad frente a falsicaciones o robos de identidad,como las venas se encuentran dentro del cuerpo la falsicación o robo de identidad nopuede darse.

1.3.2. Principios básicos de captación de imagen

La imagen entra en el sensor y éste la subdivide en varios puntos con un color cadauno, estos puntos se denominan píxeles. Aquí tenemos ya la información de la imagen, apartir de este momento ya se pueden transmitir estos datos a la unidad de procesamiento.

1.3.2.1. Tecnología de sensores

Las dos tecnologías líderes en el mercado actual son CMOS y CCD. Existen algunasmás pero su relación calidad/precio aún es muy pequeña, ya que no están tan extendidas.El sensor CMOS se diferencia del CCD en varios aspectos:

La conversión carga-tensión en los CCD se realiza en la salida del registro despuésde haber estado saltando píxel a píxel hasta esta salida (Figura 1.3a). En los CMOSesta conversión tiene lugar en ese mismo píxel con lo que se evitan muchos efectosindeseados de ruido y atenuación.

La sensibilidad de los CCD es mayor, aunque la de los CMOS sigue mejorando díaa día y esta cada vez más cerca de la ofrecida por los CCD.

El tiempo de respuesta en los CCD es mayor, con lo que aquí destacan una vez máslos CMOS.

El costo de fabricación del CCD es mayor que el CMOS.


1. Memoria 13

(a) Subgura a (b) Subgura b

Figura 1.3: Diferencias CMOS-CCD

1.3.2.1.1. Interpretación de los datos ofrecidos por los sensores

Prestando atención al patrón de colores que aparece en la (Figura 1.3b) puede ver quepor cada submatriz 2x2 hay dos píxeles verdes, uno rojo y uno azul. Esto está pensadode esta forma para calcular los niveles de iluminación y no saturar algunos colores a lahora de convertir esta matriz a una imagen útil, a este patrón se le llama Bayer o RGGB(Figura 1.4). Existen otros patrones que se utilizan para adquisición de imagen comoRGBW, que utilizan un píxel blanco para la iluminación, quedando por cada 2x2 Rojo,Verde, Azul y Blanco. Estos suponen una sensible mejora respecto al anterior pero noestá tan extendido.

Figura 1.4: Patrón RGGB en detalle

1.3.2.1.2. Procesadores de imagen

Los sensores de imagen de los que dispone el mercado son muy diversos y puedenofrecer distintas resoluciones, profundidad de colores (números de distintos colores quepuede representar), y rango dinámico. Según van aumentando las especicaciones delsensor (más píxeles y más profundidad de color) mayor volumen de datos saldrán de él.


14 1. Memoria

1.3.3. Estado del arte

En el mercado actual existen multitud de soluciones biométricas, pero los dispositivoslectores de venas están aún en una fase temprana. En el continente asiático han conseguidoun gran empuje gracias a su implementación y exitoso uso en el 80% de los cajerosautomáticos instalados en el país, incluyendo el Japan Post, Mizuho Bank, SumitomoMitsui, y Daisan Bank, entre otros. Con esto consiguieron demostrar su abilidad.

Hitachi tiene a disposición un módulo biométrico que integra todas las funcionalidadesnecesarias para un control de acceso o identicación, aunque este módulo sólo lo ofrece afabricantes. A continuación se muestra una fotografía del módulo y otra donde se observasu implementación en un cajero automático de Japón. El precio aproximado del módulo esde 1400$. Es por esto que se propone la fabricación de un sistema de bajo coste orientadoal área empresarial.

(a) Módulo (b) Cajero con el módulo

Figura 1.5: Módulo lector de venas VeinID

Existen también versiones para uso personal con conexión usb pero requieren de unordenador cercano para funcionar.

(a) Hitachi (b) Sony

Figura 1.6: Módulos de Hitachi y Sony


15

1.4. Normas y referencias

1.4.1. Normas

Las normas aquí expuestas fueron consultadas y seguidas estrictamente en la medidade lo posible.

UNE157001:2002 Criterios generales para la elaboración de proyectos

UNE1027 Dibujos Técnicos, Plegado de planos

ISO/IEC 8802-3:1996 Information technology - Telecommunications and infor-mation exchange between systems - Local and metropolitan area networks - Specicrequirements - Part 3: Carrier sense multiple access with collision detection (CS-MA/CD) access method and physical layer specications.

IEEE Std 802.3u, 1995 IEEE Standards for Local and Metropolitan Area Net-works: Media Access Control (MAC) Parameters, Physical Layer, Medium Attach-ment Units, and Repeater for 100 Mb/s Operation, Type 100BASE-T.

IEEE Std 802.3at Power Over Ethernet, (2009).

1.4.2. Bibliografía

[1] Nxp Semiconductors, UM10120 LPC236x User Manual, (2005).

[2] Adam Dunkels, The uIP 1.0 Reference Manual, (Junio 2006).

[3] N. Miura, A. Nagasaka, and T. Miyatake, Extraction of nger-vein patterns usingmaximum curvature points in image prole, IEICE TRANS. INF. & SYST, (August2007).

[4] Trung Huynh, Larissa Panina, Finger Vein Authentication System, (2009).

[5] Cyan Technology, AN048, (Enero 2008).

[6] RA-MA EDITORIAL, PROCESAMIENTO DIGITAL DE IMÁGENES CONMATLAB Y SIMULACIÓN.

[7] Ángel Quirós, Apuntes de Electrónica de Potencia, (2009).

[8] Pablo Roncagliolo, Procesamiento Digital de Imágenes, (2008).

[9] K. Sollins, MIT, THE TFTP PROTOCOL (REVISION 2).


16

1.4.3. Recursos empleados

Para facilitar la labor de desarrollo de hardware y software, así como para recabarinformación para la investigación se usaron los siguientes recursos:

1.4.3.1. Información vía web

Información sobre las conexiones de un sensor de imagen con un microcontrolacor:http://www.cmucam.org/

Tecnología de los lectores biométricos:http://www.fingertech.com.ar/index_huella_digital.ASP

Funcionamiento de los controles de acceso:http://www.kimaldi.com/productos/control_de_acceso/

Manual y ejemplos de uIP:http://www.sics.se/~adam/uip/index.php/Main_Page

Modelo OSI para el diseño del funcionamiento de la red:http://es.wikipedia.org/wiki/Modelo_OSI

Cálculos de las especicaciones de la lente de la cámara:http://www.giangrandi.ch/optics/lenses/focalcalc.html

Para instalar MySQL y el conector para Matlab:http://www.etf-central.com/database-toolbox-mysql-connector/j-214

http://desk.stinkpot.org/how-to-get-matlab-to-talk-to-mysql

http://neuralnetoff.umn.edu/Connecting_Matlab_to_MySQL_database

1.4.3.2. Software

Durante el desarrollo del proyecto, se ha utilizado diferentes programas de gran uti-lidad:

Crossworks for ARM 1.7

Entorno de desarrollo integrado para todos los núcleos ARM comercializado porRowley Associates. Incluye entre otras características, editor de texto, un intuiti-vo asistente de proyectos, programación FLASH integrada, y depurador que pro-porciona las funcionalidades propias del JTAG. Sus prestaciones las comprobamosrealizando, depurando, y probando el programa que ejecuta el microcontrolador.

Matlab 7.9

Software matemático muy versátil que ofrece un entorno de desarrollo integrado(IDE) con un lenguaje de programación propio (lenguaje M). Entre sus presta-ciones básicas se hallan: la manipulación de matrices, la representación de datosy funciones, la implementación de algoritmos, la creación de interfaces de usuario(GUI) y la comunicación con programas en otros lenguajes y con otros dispositivoshardware.


http://www.cmucam.org/

http://www.fingertech.com.ar/index_huella_digital.ASP

http://www.kimaldi.com/productos/control_de_acceso/

http://www.sics.se/~adam/uip/index.php/Main_Page

http://es.wikipedia.org/wiki/Modelo_OSI

http://www.giangrandi.ch/optics/lenses/focalcalc.html

http://www.etf-central.com/database-toolbox-mysql-connector/j-214

http://desk.stinkpot.org/how-to-get-matlab-to-talk-to-mysql

http://neuralnetoff.umn.edu/Connecting_Matlab_to_MySQL_database

17

CadSoft Eagle 5.10

Excelente programa para la creación de los esquemas electrónicos así como el diseñode las pistas de los circuitos impresos (PCBs). Incluye un modulo para la ediciónde librerías. Gracias a él podemos encontrar en la red comunidades de intercambiode librerías. Además incluye una utilidad de comprobación de conexiones y erro-res conocida como ERC y generación de una netlist (chero que contiene todoslos componentes que han sido utilizados con las conexiones correspondientes de losmismos.).

Microsoft Visio

Programa de Microsoft que permite crear esquemas y diagramas fácilmente, muyútiles para la rápida comprensión de los distintos esquemas funcionales y diagramasde los cuales nos hemos servido para la redacción del presente proyecto.

TFTP32 Server

Servidor de archivos usado en el servidor biométrico para guardar las imágenes.

HeidiSQL

Antes era mejor conocida como MySQL-Front, es un cliente gratuito y de códigoabierto para MySQL. Para administrar bases de datos con HeidiSQL los usuariosdeben acceder a un servidor MySQL local o remoto con credenciales, y crear unasesión. Dentro de la misma, los usuarios pueden gestionar bases de datos MySQLen el servidor conectado. Su conjunto de características es suciente para las basesde datos más comunes y avanzadas, creación de tablas y operaciones de registro yconsulta de datos.

MySQL

Servidor de bases de datos usado para el registro de usuarios. Existen muchos tiposde bases de datos, desde un simple archivo hasta sistemas relacionales orientadosa objetos. MySQL, como base de datos relacional, utiliza múltiples tablas para al-macenar y organizar la información. MySQL es un sistema de gestión de base dedatos relacional, multihilo y multiusuario con más de seis millones de instalaciones.Es el mas extendido y mas documentado, además es software libre.

Wireshark

Esta herramienta se ha usado para depurar los errores que se producían duran-te la programación del diálogo entre el terminal y el servidor. Principalmente parala parte del módulo identicador ya que no era nada simple.


18

Saleae Logic Analyzer

Software del fabricante del analizador lógico usado. Aunque la velocidad de mues-treo no sea extremadamente alta se pudo depurar el hardware correctamente ypermitió la puesta en funcionamiento de la conexión I2C.

TortoiseGIT

Se ha utilizado para el control de revisiones de documentación, programación MATLABy programación del ARM.

LATEX

Es un compilador de textos profesional. Su acabado es superior al de cualquierotro procesador de textos.

1.4.4. Otras referencias

National semiconductor RMIITM Specication

RFC Español PROTOCOLO DE DATAGRAMAS DE USUARIO

Request For Comments TFTP Specication

RFC Español PROTOCOLO DE CONTROL DE TRANSMISIÓN


19

1.5. Deniciones y abreviaturas

Este apartado contiene términos y deniciones que se encuentran en el presente ma-nual, algunos son acrónimos.

ARM Arquitectura de microprocesadores.

Bayer Codicación que usan los sensores de imagen. El orden de los colores es RGGB.

Buck Reductor.

Buer Memoria intermedia.

CCD De la traducción: Dispositivo de carga acoplada.

CMOS Tecnología de fabricación de semiconductores de bajo consumo.

ERC Algoritmo de comprobación de errores.

FAR Tasa de falso positivo

FIFO Memoria tipo buer de entrada-salida. No tiene direccionamiento, el primer datoque entra es el primero en salir.

Fps Imágenes por segundo.

FRR Tasa de rechazo erróneo.

FTE Fallo de enrolamiento.

Global Shutter Método de obturación electrónica.

GND Masa.

I2C Protocolo de interconexión de dispositivos mediante dos cables.

IC Circuito integrado.

JTAG Tipo de conexión de depuración.

LED Diodo emisor de luz de bajo consumo.

PCB Placa de circuito impreso.

Pinout Disposición de los pines de un circuito integrado.

PoE Alimentación por Ethernet.

RFID Identicación por radiofrecuencia.

RISC Tipo de núcleo de microprocesadores.

VIC Método de interrupciones en un microcontrolador.


20

1.6. Requisitos de diseño

Un sistema de identicación biométrico consta de diferentes etapas, implementarlastodas en un mismo dispositivo tiene la ventaja de la portabilidad y no requeriría demás interconexión o hardware para su funcionamiento, por el contrario tiene el graninconveniente de que eleva el costo del dispositivo, al tener cada lector su propia basede datos diculta enormemente la ampliación del sistema a más dispositivos y la adiciónde características, como restringir el acceso según un horario o consultar el registro deacceso, se hacen tareas muy complicadas. Para diseñar un sistema biométrico completodebemos tener en cuenta todos los procesos necesarios involucrados en la identicación.Estos son:

Captura de la Imagen

Preprocesado de los Datos

Extracción de Características

Vericación

Vistos los inconvenientes que presenta una solución completa se optó por el diseñode un sistema modularizado, esto quiere decir que no todos los componentes del sistemase encuentran en el mismo dispositivo. De esta manera se deja abierta la posibilidadde expansión y se facilita la adición de características, aunque con ello se renuncie a lasimplicidad de instalaciones de un solo identicador. El objetivo principal es producir unhardware mínimo, orientado a una instalación de varios identicadores, que únicamenterealicen la parte del proceso de identicación del lado del usuario estrictamente necesaria,la Captura del patrón. De este modo se consigue reducir en gran medida el costo decada módulo identicador. El dispositivo solamente extraerá la imagen de las venas deldedo y la enviará por la red al servidor que se encargará de preprocesar los datos, extraercaracterísticas y vericar la identidad del individuo. También se hace imprescindibleinformar al usuario de la correcta/incorrecta identicación mediante un led indicativobicolor. La latencia del dispositivo, el decir, el tiempo que pasa desde que se coloca eldedo hasta que se da una indicación luminosa no debe ser mayor a dos segundos.

(a) Conectividad global (b) Conectividad local

Figura 1.7: Posibles tipos de instalación de los módulos


21

Figura 1.8: Distintos prototipos para cada sensor de imagen

1.7. Análisis de soluciones

Durante este apartado se estudian las diferentes estrategias para cumplir con los requi-sitos de diseño y la elección de los diferentes componentes necesarios para su construcción.

1.7.1. El sensor de imagen

Para la elección de un sensor apto para la aplicación se tuvieron en cuenta caracterís-ticas como la sensibilidad, el formato de salida de los datos y el tamaño. Pero por distintosproblemas con varios de ellos se terminó escogiendo el MT9V32 de Aptina, división deimagen de Micron. Este componente posee la característica de que es muy sensible a laslongitudes de onda infrarroja, tiene una resolución de 752x480, tiene un modo de capturainstantánea llamado Global Shutter y requiere una alimentación a 3.3V. A este integradoes necesario colocarle unas lentes para formar en conjunto una cámara.

Los otros dos sensores descartados fueron:

TCM8240: Sus pruebas pusieron de maniesto la poca colaboración de los fabri-cantes a la hora de ofrecer información sobre sus productos. La hoja técnica dedatos era errónea en gran parte y no accedieron a la petición de una informaciónactualizada.

MT9M131: La imagen que se obtenía de él contenía un nivel de ruido inaceptable. Seintentó reducir pero no hubo buen resultado. Casualmente tenía el mismo footprintque el nalmente elegido, lo que facilitó en parte la labor.

1.7.2. Microcontrolador

Analizando los microcontroladores y los precios que ofrece el mercado actual y ob-servando que mejor no signica más caro, se optó por elegir el LPC2364 [1] que aúnarendimiento y economía, sin dejar de lado las conexiones necesarias como I2C para lacámara y RMII necesaria para la conexión Ethernet. Los microcontroladores ARM, ade-más, tienen la ventaja de que al tener un núcleo RISC de 32 bits, permite aprovechar almáximo el número de instrucciones en relación con la velocidad de reloj.


22

1.7.3. Interconexión Cámara-microcontrolador

En un principio se pretendía usar una conexión directa del sensor con el microcon-trolador pero el descarte de los dos primeros candidatos, que tenían una velocidad detransmisión más lenta, hizo necesaria la adaptación de la velocidad de transferencia dedatos. Para esto hubo que adquirir una memoria especial llamada FIFO (rst in rst out),que permite adaptar dos señales de datos con un ancho de palabra de 8 bits de distintavelocidad y sincronismo. El integrado elegido se denomina AL422 de la casa Averlogic ytiene una capacidad de 3Mbits, lo que permite guardar una imagen completa del sensorde imagen. La diferencia de precio con cualquiera de sus similares era de más del 1000%.

1.7.4. Conexión de red

Para añadirle al microcontrolador la posibilidad de comunicación por Ethernet de-bemos usar un circuito integrado que hace las veces de capa física del dispositivo. Estosignica que, aunque el microcontrolador tenga incluida la característica de conectividadEthernet, necesita un integrado entre el propio cable y él para poder implementar la cone-xión. Se eligieron el conector MajJack con capacidad de PoE y el integrado KSZ8721BLpor ser los más económicos de su clase.

1.7.5. Alimentación del sistema

Como se ha comentado anteriormente, el identicador dispone de dos modos de ali-mentación: por un transformador común de 6-12V o por el mismo cable de datos. Comola tensión que viene por los cables de datos es de unos 48V (max. 57V) se hizo necesarioel uso de un circuito convertidor-reductor. El integrado elegido debía poseer la capacidadde alimentarse de una tensión baja como la de un transformador corriente (6-12V) y unatal alta como la máxima posible más un 20% de seguridad, 68.4V, para ser exactos. ElLM5085 cumplía todos los requisitos impuestos, tiene un rango de entrada de 4.5-75V,una frecuencia de funcionamiento alta y una baja oscilación de salida que reduce el ruidoa los componentes sensibles, como el sensor de imagen.

1.7.6. Diseño exterior

En el caso de un prototipo de un dispositivo cualquiera no se prestaría demasiadaatención a este apartado, pero haciéndose evidente la necesidad de encontrar una posicióncómoda para el usuario y óptima para la captura, se optó por realizar un diseño propiodesde cero. En la Figura 1.9 se puede observar un modelado 3D del identicador.

1.7.7. Captura, procesamiento y almacenamiento de datos

Para afrontar los requisitos propuestos hubo que disponer de varios programas yproyectos ya disponibles y adaptarlos a las necesidades.

1.7.7.1. Captura

Para la captura de datos se valoraron distintos protocolos ya disponibles. Concre-tamente SAMBA, FTP y TFPT, la decisión nal apoyó el TFTP por su sencillez eincremento de velocidad respecto de FTP.


23

Figura 1.9: Modelo 3D del módulo identicador

1.7.7.2. Procesamiento

Para el procesamiento de imágenes se usó MATLAB, existía la opción de éste uOctave, pero la práctica y el uso del primero a lo largo del curso hicieron de MATLABel mejor candidato.

1.7.7.3. Almacenamiento

Un registro de unos pocos usuarios no supone ningún problema, pero, al ser la soluciónpropuesta escalable, se hace necesario el uso de un sistema de base de datos para guardarnombres, imágenes, registros de uso, etc. Entre SQLite, POSTgreSQL y MySQL se eligióel último por ser el del que mas información hay disponible.

1.7.8. Comunicación de órdenes

La comunicación de estados entre el servidor y el módulo identicador fue el problemaa abordar con mayor dicultad dada la naturaleza de la especialidad estudiada. En unprincipio se pensó en Java pero la falta de asistencia que se obtuvo obligó a replantear lasposibilidades. Tras indagar se descubrió que MATLAB dispone también de un módulode comunicación por TCP.


24

1.8. Solución adoptada

1.8.1. Funcionamiento del sistema

El uso del dispositivo para el usuario nal es de la siguiente manera: Un usuario colocasu dedo en el lector de venas, una luz roja empieza a parpadear y si el acceso ha sidoexitoso la luz deja de parpadear y se ilumina con un color verde, en caso contrario la luzroja dejará de parpadear y se mantendrá encendida. El modo de procesamiento interno,mostrado en la Figura 1.10, es el siguiente: Una vez el usuario ha colocado el dedo, ellector busca este evento analizando la luminosidad que entra por el sensor de imagen.Cuando se oscurece captura una imagen y la envía al servidor TFTP. En este momento,el lector, envía una petición de análisis al servidor de solicitudes haciendo referencia a laimagen guardada anteriormente. El servidor recibe esta petición, procesa la imagen refe-rida, guarda un registro de la hora de acceso en caso favorable y devuelve un resultadoal dispositivo lector de Acceso permitido o Acceso denegado y éste, a su vez informaal usuario con los leds.

Figura 1.10: Esquema funcional de la conexión terminal-servidor

1.8.2. Desarrollo del hardware

El funcionamiento de un dispositivo lector de venas de los dedos de la mano es bastantesimple. Una iluminación infrarroja se proyecta sobre el dorso de un dedo, después unacámara capaz de captar ese tipo de iluminación recibe el patrón de las venas porquela hemoglobina desoxigenada tiene un coeciente de absorción de esa longitud de ondamayor que la del resto del dedo.

En un principio se probó la viabilidad del proyecto con una videocámara con visiónnocturna, que posee ltro infrarrojo accionable por un interruptor. El inconveniente quepresentaba era que a la vez activaba su led infrarrojo directo hacia delante. La soluciónpara tener una oscuridad absoluta a la vez que se quitaba el ltro infrarrojo fue desconec-tar el led. El tema de la iluminación está muy poco documentado y la poca documentación


25

Figura 1.11: Esquema de funcionamiento del lector biométrico

que existe es contradictoria, seguramente debido a que es una novedad y los fabricantesdesean mantener el protagonismo el mayor tiempo posible.

Figura 1.12: Videocámara usada para las pruebas

Se probaron distintos leds de varias longitudes de onda: 940nm, 880nm, 830nm ypor último leds de 760nm. Los de 880nm fueron los que mejor resultado dieron. Los de760nm que fueron los más difíciles de encontrar y caros, terminaron siendo los que peorresultado dieron de todas la pruebas a pesar de ser los que según Hitachi, usaban en susdispositivos. A continuación se muestran fotografías del mismo dedo con las diferenteslongitudes de onda:

(a)760nm

(b)830nm

(c)880nm

(d)940nm

Figura 1.13: Longitudes de onda probadas como iluminación


26

1.8.2.1. Sensor de imagen

El chip de imagen se denomina MT9V032 de la división de chips de imágenes deMicron, ahora llamada Aptina. Este componente posee la característica de que es muysensible a las longitudes de onda infrarroja. A este chip es necesario colocarle unas lentespara obtener imágenes válidas. Sus características son las siguientes:

Resolución 752x480 = 361 Kilopixels

Binning 2x2 y 4x4

Formato de lente: 1/3"

Salida de datos de 10Bit

Salida de imagen progresiva

Modo captura de instantánea tipo Global Shutter

Salida para manejo de ash o led.

Hasta 60 fps a máxima resolución (mas de 1000fps a mínima resolución)

Interfaz de conguración serie por I2C

Único modo de operación a 3,3V

Alto rango dinámico de operación

Bajo consumo de corriente (<320mW)

(a) MóduloMT9V032

(b) Chip MT9V032

Figura 1.14: Módulo comercializado y su sensor interno

En un principio se pensó en adquirir un módulo ya en funcionamiento, pero el únicodisponible era el de la propia marca y por un precio superior a los 300e. Esta posibilidadquedó descartada de inmediato.

El funcionamiento de un sensor de imagen CMOS es algo mas complejo que otroCCD. Como se explica en el apartado 1.3.2.1 los sensores CCD solamente funcionan deforma analógica haciendo necesario el uso de un circuito integrado (IC) especializadoque realiza la tarea de la conversión. Mientras tanto, los sensores CMOS tienen todala lógica necesaria para hacer esas conversiones internamente. Además de eso tambiénsuelen tener conguraciones de todo tipo como el orden de salida de los bytes, poner el


27

sensor en modo test y sacar un patron jo para vericar el funcionamiento correcto, y unsinfín de posibilidades. . . La Figura 1.15 muestra un diagrama de bloques de la cámaraen cuestión, en ella se aprecian todas las funciones comentada.

Figura 1.15: Diagrama funcional del interior de un sensor de imagen

Dada la inusual longitud de onda con la que trabajamos necesitamos que el sensorsea especialmente sensible a ésta. Y así lo demuestra la gráca de su eciencia cuánticade la Figura 1.16.

Figura 1.16: Eciencia cuántica frente a la longitud de onda de la luz recibida

Existen típicamente dos técnicas de reducir la resolución internamente en un sensorde imagen. Una es skipping, que basa su funcionamiento en descartar píxeles de formaalterna. La otra es binning, que consiste en volcar el contenido de varios píxeles delsensor y colocar el resultado de dicha suma sobre un solo píxel de la imagen nal.Evidentemente se pierde resolución, pues estamos comprimiendo la imagen. El efectoes equivalente a emplear una cámara con menor distancia focal, en el caso concreto deun binning 2 x 2 es como si nuestra cámara tuviese la mitad de distancia focal, con todaslas consecuencias que esto tiene; menor resolución pero mayor sensibilidad, puesto queestamos volcando el contenido de cuatro píxeles en uno solo.


28

Figura 1.17: Pinout del sensor

En el sensor adoptado se puede hacer binning 2x2 y 4x4, es decir, reducirla a 376x240y 188x120 respectivamente. El modo se puede seleccionar cambiando los valores de losregistros adecuados de la cámara por medio del protocolo I2C. La hoja de especicacionesaclara que en el momento de cambiar estos valores, la cámara, no hace uso de elloshasta que la imagen que está siendo en ese momento procesada termina de enviarse.Este inconveniente es irrelevante para nuestras necesidades, ya que solamente haremosfuncionar al sensor en los momentos deseados y la conguración se hace únicamentemientras está la cámara en reposo. Un detalle de interés es que los otros dos sensores quese probaron no tenían la capacidad de tomar capturas instantáneas, para ello había queusar una de las que continuamente mandaban.

Figura 1.18: Placa de prototipo para el sensor

Para poner en funcionamiento el sensor y sacar imágenes útiles hubo que diseñar unaplaca de prototipo para la misma. Existía la posibilidad de no usar placas de circuito im-preso (PCB) para las primeras pruebas pero la cantidad de pines de la cámara, mostradosen la Figura 1.17, y la necesidad de buses cortos, puesto que existían varias líneas de datosde alta velocidad, hicieron de ésta la mejor opción. Se optó por hacerlas por separado, esdecir, cada integrado en una PCB diferente para poder reutilizar las demás en caso de


29

Figura 1.19: Prototipo con lente instalada, montado en una caja

que alguno de los integrados usado hubiera que sustituirlo por otro de diferente layout.Para conectarlo al microcontrolador ARM hubo que usar una memoria FIFO externa, yaque la velocidad a la que manda los datos (como mínimo) es de 13Mhz, mucho mayor dela que un microcontrolador de bajo costo puede asumir.

Figura 1.20: Diagrama de elementos conguradores del sensor de imagen


30

1.8.2.2. Lente y soporte

Para que el sensor capte una imagen válida se necesita una lente que dirija cada unode los rayos de luz del exterior hacia solo punto del sensor. De ese modo se consigue quecada uno de los microsensores de color que lleva el sensor sea iluminado con un colory una intensidad diferentes. En el caso de que no existiera dicha lente todos los rayosincidirían sobre todos los microsensores y la salida del sensor sería una simple mancha.

Figura 1.21: Denición de los parámetros de una imagen a través de una lente

Para no tener que fabricar un aparato identicador excesivamente grande se ja unadistancia al objeto de 4cm aproximadamente. El tamaño del objeto será como máximoel tamaño de la falange un dedo, estos son unos 5cm. Por último se requiere el tamañodel recuadro donde queremos enfocar la imagen, para lo que se muestran en la Tabla 1.2los tamaños de las ventanas de los sensores según su formato.

Tabla 1.2: Resultado de los cálculos de la lente requerida

Tamaño del sensor Alto [mm] Ancho [mm] Diagonal [mm]

1/4" 2.7 3.6 4.5

1/3" 3.6 4.8 6.0

1/2" 4.8 6.4 8.0

2/3" 6.6 8.8 11.0

1" 9.6 12.8 16.0

Digital SLR 14.8 22.2 26.7

24 x 36 24.0 36.0 43.3

Con todo esto procedemos a los cálculos de dicha lente según los cálculos que semuestran:

1

xi+

1

xo=

1

f(1.1)

M =xixo

=xi − ff

=f

xo − f(1.2)

ω = 2 · arctg(

yi2f (M + 1)

)(1.3)


31

N ′ = N (1 +M) (1.4)

Y obtenemos los resultados mostrados en la Tabla 1.3.

Tabla 1.3: Resultado de los cálculos de la lente requerida

Tamaño del objeto: yo = 50mm

Tamaño del sensor: yi = 4.8mm

Distancia objeto: xo = 40mm

Aumento: M = 0.12

Distancia focal: f = 4.26mm

Ángulo de apertura: ω = 53.1

Debido a los elevados costes de pedir unidades individuales de lentes especícas (al-rededor de 100ecada una) se terminó optando por comprar varias lentes de cámaras deseguridad de bajo costo, concretamente tres de 2ecada una(Figura 1.22). La nalmenteelegida tenía las siguientes características:

Tabla 1.4: Características de la lente escogida

Formato 1/3

Montaje 12x0.5mm

Distancia focal 3.6mm

Apertura 2.0mm

Ángulo de apertura 92

(a) Perl (b) Frontal

Figura 1.22: Medidas de la lente elegida

El hecho de aumentar el ángulo de apertura ocasionaba una distorsión no deseada enla imagen pero pudo corregirse mediante el procesamiento de imágenes.


32

1.8.2.3. El buer FIFO

La memoria usada es una AL422 de la casa Averlogic.

Figura 1.23: Integrado AL422 de Averlogic

Sus características más importantes:

Velocidad de hasta 50Mhz.

Capacidad de 3Mbits

Tamaño de palabra de 8 bits.

Operaciones de escritura y lectura a velocidades independientes.

Operación Asíncrona

Operación a 5V o 3.3V

El buer se caracteriza por un funcionamiento muy simple, el primer dato en entrares el primer dato en salir, de ahí su nombre FIFO (First In First Out).

Figura 1.24: Diagrama de bloques interno de la memoria FIFO

Según el fabricante este buer puede ser alimentado con 5 o 3.3V. En el caso dealimentarlo a 3.3V hay que colocar un condensador de 0.1µF entre la patillas DEC yGND.


33

Tabla 1.5: Detalle de las funciones de los pines

1.8.2.3.1. Control de la FIFO

Lectura: La FIFO está conectada directamente al microcontrolador, así que es elmismo que provee a la memoria las señales necesarias. En la hoja técnica dicenque hay que aplicar señales continuas de sincronismo tanto en la patilla de reloj deescritura como en la de lectura. Aclaran que la de mayor frecuencia de las dos seráusada para refrescar la memoria, también especican que ninguna de las dos debeser menor a un Mhz. Después de ponerla a prueba en varias situaciones se concluyóque se podía prescindir del reloj de lectura en los momentos en los que no se estabaleyendo, lo que facilitó enormemente la programación de esta subrutina.

Figura 1.25: Diagrama de tiempos de lectura

Escritura: Para la escritura se estuvieron analizando en detalle tanto las caracte-rísticas de salida de la cámara como las de entrada de la memoria y se dedujo quepodían ser complementarias exceptuando que una de las señales estaba invertidarespecto de la deseada. La solución se encontró en la cha técnica del sensor dondeun parámetro de conguración permitía invertir la polaridad de esta señal.


34

Figura 1.26: Diagrama de tiempos de escritura

Inicialización: La memoria necesita recibir un patrón de señales para poder ini-ciarse, y así empezar a guardar y recibir datos. El mayor problema consistía enque para la inicialización era necesario manejar líneas de lectura tanto como deescritura. Al estar la cámara conectada a todas las señales de escritura no era po-sible manejar directamente esas señales, y poner un multiplexor daría al circuito lacomplejidad que estamos intentando evitar en este diseño, lo que nos llevó a buscarla forma de manejar esa señal solamente desde la cámara. El sensor tiene una señalllamada OUTPUT_ENABLE que por la descripción de la hoja técnica se podríaintuir que pondría la señal requerida en alta impedancia, pero los resultados fueronque se quedaba en el estado justamente anterior de activar dicha entrada. Medianteel analizador se probaron diferentes estados hasta que se concluyó que cuando se lehacía entrar al modo RESET forzaba todas las salidas a 0 lógico.

La conguración estándar del sensor produce una salida continua de imágenes, peroexiste la posibilidad de hacerlo funcionar en modo snapshot, es decir, tomandoimágenes estáticas. En este modo el sensor deja de emitir datos ya que sale delmodo de video y se queda a la espera de un anco en la patilla EXPOSURE. En elmomento que recibe el anco, la cámara hace pasar la señal LED_OUT de estadobajo a alto y la mantiene unos milisegundos antes de volverla a bajar (este tiempo escongurable mediante los registros anteriormente mencionados). Es justo entoncescuando la cámara empieza a mandar la imagen resultante de aplicar la exposicióndel led. Cuando termina de mandar la imagen la cámara vuelve a pasar a la esperade otro anco en EXPOSURE.

Figura 1.27: Diagrama de tiempos de las señales de datos de la cámara


35

Figura 1.28: Diagrama de tiempos en detalle

Para poder obtener los ajustes deseados fue necesaria la asistencia de un analizadorlógico. Este en concreto tiene una frecuencia de muestreo de 24Mhz y, aunque la cámaraenvía datos a 13Mhz, sirvió de gran ayuda ya que las señales a analizar, HREF y VREF,eran de mucha menor frecuencia.

Figura 1.29: Aplicación de escritorio para el analizador lógico

En la Figura 1.30 se muestra la interconexión del analizador lógico a la placa deprototipo del sensor de imagen. El sensor aparece sin la lente porque no es necesaria paracongurarla.

Figura 1.30: Hardware del analizador lógico conectado al sensor a analizar


36

1.8.2.4. El microcontrolador elegido

Los microcontroladores de la serie LPC2000, que están basados en el procesadorARM7TDMI-S de 32 bits, poseen la capacidad de emulación en tiempo real y estándiseñados para el uso en puertos de comunicaciones y convertidores de protocolos, mó-dems congurables. Poseen puertos de entrada/salida de alta velocidad, acceso directo amemoria (DMA), 512kB de memoria ash de alta velocidad y 32kB de SRAM. Ademásincorpora dos ADCs de 10 bits proporcionando un total de 16 entradas analógicas, contiempos de conversión de hasta 2.44µs por canal, así como un DAC para dar una salidaanalógica variable. Cuenta con dos timers de 32 bits (con cuatro canales de captura yotros cuatro de comparación cada uno).

Figura 1.31: Diagrama de bloques del LPC2364


37

El LPC2364 incorpora múltiples conexiones serie como dos UARTs, dos I2C de 400kbits/s,SPI y SSP para diferentes tamaños de datos. El microcontrolador cuenta con un contro-lador de interrupciones vectorizadas (VIC), el cual facilita enormemente su tratamientoasí también como su programación. Para la comunicación entre el microcontrolador yla cámara emplearemos la interfaz I2C, Inter-Integrated Circuit, que proporciona unainterfaz serie diseñada para manejar múltiples maestros y esclavos conectados a un busdado.

Figura 1.32: Diagrama de bloques del manejo del protocolo I2C

Como se ha comentado anteriormente el microcontrolador tiene la capacidad de ma-nejar el protocolo I2C aunque realmente lo que quiere decir es que puede hacerlo de formamas eciente mediante hardware y por software. El que tenga la capacidad de usarlo noquiere decir que sea simple, pues además de entender perfectamente el funcionamientodel protocolo hay que estudiar de que forma lo maneja el microcontrolador para poderprogramarlo. Para mostrar un ejemplo se muestra en la Figura 1.32 un diagrama delmanejo interno que hace el LPC2364 del protocolo.


38

Aparte de la comunicación del protocolo se deben tener en cuenta las limitaciones ynecesidades de un bus I2C. Por ello el fabricante da también un esquema de conexionesal microcontrolador, mostrado en la Figura 1.33

Figura 1.33: Esquema de conexión de las líneas de I2C

Para la parte Ethernet la tarea se complica aún mas porque hay que estudiar otroprotocolo mas denominado RMII, que se usa para reducir las líneas de transmisión entreel microcontrolador y el circuito integrado manejador de la capa física. El diagrama debloques del funcionamiento en la Figura 1.34.

Figura 1.34: Diagrama de bloques de la parte Ethernet del LPC2364

El microcontrolador tiene la capacidad de poder emplear dos protocolos distintos parala misma tarea, esto lo hace compatible con un mayor número de integrados de capa física.Uno es el ya nombrado RMII y el otro es MII.


39

1.8.2.5. La interfaz física Ethernet

Para que el microcontrolador sea capaz de comunicarse por la interfaz Ethernet senecesita programar todo el funcionamiento de los protocolos ARP, TCP, UDP y DHCP.De la capa física se ocupa el integrado KS8721BL con el cual nos comunicamos medianteel protocolo RMII.

Figura 1.35: Diagrama de bloques del integrado KSZ8721BL

En el diagrama de bloques vemos todas las señales de interconexión de las que disponeel integrado, sin embargo, solo se usaran algunas de ellas: MDIO, MDC, RXD0, RXD1,RX_ER, TXD0, TXD1, RX_CLK, TX_EN, TX_ER, CRS y COL.

Figura 1.36: Diagrama de pines del integrado KSZ8721BL


40

Al pin REXT del KSZ8721BL se encuentra conectado un condensador de 100nF yuna resistencia externa que según las especicaciones del fabricante debe ser de 6.49K.La señal de reloj es proporcionada por un cristal de cuarzo de 50 MHz. La transmisiónde datos y las señales de control deben ser siempre sincronizadas por el TXC (TransmitClock). La ventaja de este modelo en concreto es que tiene un regulador interno quepuede alimentarse con los 3.3V que necesitan el microcontrolador, la FIFO y la cámara,de forma que todos los integrados se alimentan a la misma tensión. Los 2.5V que necesitael circuito interno del KS8721BL se obtienen de la patilla del chip que hace las veces desalida de tensión regulada. El no necesitar un regulador externo nos permite reducir lalista de componentes en la medida de lo posible.

Figura 1.37: Esquema de referencia para diseños con una única fuente de alimentación

El esquema del integrado con los componentes que lo conguran para el modo deoperación de RMII y una red de 10/100Mbits se muestra en la Figura 1.38.

Figura 1.38: Esquemático de las conexiones al KSZ8721BL


41

1.8.2.6. El conector RJ45

Este componente es un conector hembra de un RJ45 que lleva integrados los trans-formadores necesarios para la interconexión con el integrado. El conector también escompatible con la norma PoE (Power Over Ethernet) que permite la transferencia deenergía a través del mismo cable Ethernet.

Figura 1.39: Conector RJ45 con bobinas magnéticas integradas

En el esquema interior de la Figura 1.40 se pueden observar los transformadoresinternos y las salidas de la tensión PoE. La mayoría de conectores observados poseensolamente un par de pines de salida conectado a un par de cables de latiguillo UTP.Realmente la norma PoE especica que pueden existir hasta dos líneas diferentes dealimentación y, lo que hacen los conectores nombrados es usar solamente una de laslíneas. El conector elegido tiene las dos líneas disponibles.

Figura 1.40: Detalle del interior del conector


42

1.8.2.7. Etapa de alimentación

Para la alimentación del dispositivo se usa una técnica llamada Power Over Ethernet(PoE), es decir, alimentación a través de Ethernet. Ésta técnica está regida por la normaIEEE 802.3af. Existen módulos que implementan PoE y disponen de una salida directade la tensión deseada, sin embargo, ninguno de ellos está disponible por menos de 30$.Finalmente se terminó optando por implementar un diseño propio del regulador.

1.8.2.7.1. Power Over Ethernet

La alimentación a través de Ethernet (Power over Ethernet, PoE) es una tecnologíaque incorpora alimentación eléctrica a una infraestructura LAN estándar. Permite que laalimentación eléctrica se suministre al dispositivo de red como, por ejemplo, un teléfonoIP o una cámara de red, usando el mismo cable que se utiliza para una conexión dered. Elimina la necesidad de utilizar tomas de corriente en las ubicaciones de la cámara ypermite una aplicación más sencilla de los sistemas de alimentación ininterrumpida (SAI)para garantizar un funcionamiento las 24 horas del día, 7 días a la semana. Power overEthernet se regula en una norma denominada IEEE 802.3af, de la cual se hablará másadelante, y está diseñado de manera que no haga disminuir el rendimiento de comunica-ción de los datos en la red o reducir el alcance de la red. La corriente suministrada a travésde la infraestructura LAN se activa de forma automática cuando se identica un terminalcompatible y se bloquea ante dispositivos preexistentes que no sean compatibles. Estacaracterística permite a los usuarios mezclar en la red, con total libertad y seguridad,dispositivos preexistentes con dispositivos compatibles con PoE. Actualmente existen enel mercado varios dispositivos de red como switches o hubs que soportan esta tecnología.Para implementar PoE en una red que no dispone de dispositivos que la soporten direc-tamente se usa una unidad base (con conectores RJ45 de entrada y de salida) con unadaptador de alimentación para recoger la electricidad y una unidad terminal (tambiéncon conectores RJ45) con un cable de alimentación para que el dispositivo nal obtengala energía necesaria para su funcionamiento

1.8.2.7.1.1. Ventajas

PoE es una fuente de alimentación inteligente: Los dispositivos se pueden apagar oreiniciar desde un lugar remoto usando los protocolos existentes, como el Protocolosimple de administración de redes (SNMP, Simple Network Management Protocol).

PoE simplica y abarata la creación de un suministro eléctrico altamente robustopara los sistemas: La centralización de la alimentación a través de concentradores(hubs) PoE signica que los sistemas basados en PoE se pueden enchufar al Sistemade alimentación ininterrumpida (SAI) central, que ya se emplea en la mayor partede las redes informáticas formadas por más de uno o dos PC, y en caso de corte deelectricidad, podrá seguir funcionando sin problemas.

Los dispositivos se instalan fácilmente allí donde pueda colocarse un cable LAN, yno existen las limitaciones debidas a la proximidad de una base de alimentación.

Un único juego de cables para conectar el dispositivo Ethernet y suministrarlealimentación, lo que simplica la instalación y ahorra espacio.

La instalación no supone gasto de tiempo ni de dinero ya que no es necesario realizarun nuevo cableado.


43

1.8.2.7.1.2. Características generales

PoE se rige bajo las normas del estándar IEEE 802.3af. Dicho estándar se encargade denir todo lo necesario para poder usar esta tecnología, esto es: los voltajes y lascorrientes necesarias para su uso, el tipo de conexión que se debe realizar, los cables quese deben usar. . .

Figura 1.41: Etapas de Power Over Ethernet

La Figura 1.41 muestra las fases que debe realizar un PoE para poder alimentarusando un cable. Estas fases son cuatro, y cada una se corresponde con un bloque:

Primer Bloque: Polarity Protection o Auto-polarity Circuit.Como indica la norma, el voltaje introducido puede venir de dos formas posibles:una de las formas consiste en usar los cables de datos del cable de Ethernet comofuente de alimentación. Dicha forma permite transmitir datos y alimentar a la vez.La segunda forma usa otros cables alternativos para enviar la tensión. La ventaja dela primera forma es que usa dos cables, en vez de cuatro, que son los necesarios paraimplementar la segunda forma (el cable Ethernet tiene ocho cables en su interior).

Segundo Bloque: Signature and Class circuitry.Para asegurarse que el dispositivo no aplica una tensión a un dispositivo que noimplementa PoE, el dispositivo empezará a dar unos determinados niveles de ten-sión. Estos niveles de tensión se dividen en cuatro etapas. Al principio el dispositivoaplicará una tensión baja (2.7V a 10.1V) buscando una resistencia de 25KW. Si esdemasiado alta o demasiado baja, no hará nada. Esta fase permite proteger un dis-positivo que no es PoE de uno que sí lo es. En caso de que resulte ser PoE, buscaráque clase de alimentación requiere. Para ello, elevará la alimentación a 14,5-20,5 Vy medirá la corriente que circula a través de él. Dependiendo del resultado obtenido,el dispositivo sabrá cuál es la máxima alimentación permitida para que trabaje eldispositivo PoE. A continuación, se adjuntan unas tablas que permiten ver esto deforma más clara.

Tabla 1.6: Proceso de inicializado de un sistema PoE

Fase Acción Voltios especicados

Detección Comprueba si el dispositivo conectado tiene

una resistencia comprendida entre 15 y 33 KW

2.7-10.0V

Clasicación Comprueba a que clase pertenece el dispositivo 14.5-20.5

Inicio Empieza a alimentar al dispositivo >42V

Operación Normal Alimenta al dispositivo 36-57V


44

Tercer bloque: Control Stage.Es importante que el convertidor Dc/Dc no funcione mientras el dispositivo es-tá realizando la fase de clasicación del bloque dos. El controlador deberá estarencendido cuando V = 35 V.

Cuarto bloque: Convertidor DC/DC.Generalmente la tensión nominal usada es de 48V y no suele ser práctica en muchasaplicaciones, donde se requiere un voltaje menor (3.3V, 5V o 12V). Una maneramuy efectiva de lograr este objetivo es usar un convertidor Buck DC/DC. Esteconvertidor es capaz de trabajar en un amplio rango de tensiones (36V a 57V), encondiciones de mínima y máxima carga.

Tabla 1.7: Descripción de las funciones de cada cable, según la norma 802.3af(A y B)

PINES enel jack

10/100 DC onSpares (modo B)

10/100 Mixed DC& Data (modo A)

1 Gbit DC & Bi-Data

Pin 1 Rx + Rx + DC + TxRx A + DC +

Pin 2 Rx - Rx - DC + TxRx A - DC +

Pin 3 Tx + Tx + DC - TxRx B + DC -

Pin 4 DC + sin uso TxRx C +

Pin 5 DC + sin uso TxRx C -

Pin 6 Tx - Tx - DC - TxRx B - DC -

Pin 7 DC - sin uso TxRx D +

Pin 8 DC - sin uso TxRx D -


45

1.8.2.7.2. Cálculos teóricos de consumo

Para el cálculo del consumo de la potencia de los circuitos integrados se han tenidoen cuenta dos componentes: la potencia estática y la potencia dinámica.

Figura 1.42: Potencia estática y dinámica

Con lo cual se ha considerado la potencia total consumida por cada dispositivo como:

Pot.dispación = Pot. Estática (Ps) + Pot. Dinámica (Pd)

1.8.2.7.2.1. POTENCIA ESTÁTICA Para los circuitos CMOS el consumo depotencia estática es muy bajo. Su valor está dado por la corriente de fuga, que tiene lugarcuando todas las entradas almacenan el mismo nivel lógico y los circuitos no están enestado de carga. Idealmente se puede decir que la potencia estática es cero pues se puededespreciar la corriente de fuga.

Aunque en la realidad existe una pequeña corriente de fuga que viene denida por lasiguiente expresión:

PS ≈∑

IfugasVCC (1.5)

Teniendo en cuenta que el fabricante indica que la corriente quiescente constituye lamayor parte de la corriente de fuga de los dispositivos, el cálculo de la potencia estáticase expresa:

PS ≈ IQVCC (1.6)

Donde: IQ es la corriente quiescente.

1.8.2.7.2.2. POTENCIA ESTÁTICA Para los circuitos CMOS el consumo dela potencia dinámica es bastante signicativa. La potencia dinámica tiene lugar cuandolos transistores del dispositivo conmutan de un estado lógico a otro. Para el cálculo de lapotencia dinámica se tiene en cuenta la corriente necesaria para cargar los nodos internos,además de la corriente que uye desde Vcc a GND cuando los transistores p-mos y n-mosse encuentran encendidos al mismo tiempo durante un breve período de tiempo. Juntocon la frecuencia de conmutación, estos parámetros tienen un efecto directo en la duracióndel pulso de corriente.


46

La potencia dinámica viene denida por la siguiente expresión:

Pdin ≈ Cpd · f ·NSW · VDD2 (1.7)

Donde:VDD: Tensión de alimentación / Tensión de suministroNSW : Número de bits conmutando entre 0 y 1Cpd: Capacidad en cada nodo que conmutaf : Frecuencia de reloj o de operación del dispositivo

Los fabricantes de los circuitos integrados que se han empleado en nuestro sistema noproporcionan todos los parámetros necesarios para hacer una estimación teórica de la po-tencia estática y dinámica consumida por cada uno de ellos. En cambio nos proporcionanun consumo total del componente.

Para hacer la estimación del consumo de los reguladores se tiene que tener en cuentala corriente demandada por cada uno de los componentes del circuito. Por ello se procedea calcular la corriente máxima que pueden consumir los dispositivos teniendo en cuentael valor de la potencia que el fabricante nos dice:

MICROPROCESADOR LPC2364

Potencia máxima estática disipada: 60mA * 3.3V

Máxima Temperatura de funcionamiento: 125

Máxima potencia dinámica en puertos E/S 50 mA *3.3V

INTERFAZ ETHERNET

Potencia máxima disipada: 1W

Temperatura máxima de unión: 185

Corriente máxima que demanda: 151mA (100BASE-T)

Resistencia térmica θJA(LQFP): 83,56/W

SENSOR DE IMAGEN

Potencia máxima disipada: 330mW

Corriente máxima que demanda: 97mA

Temperatura de funcionamiento: -30. . . +70

FIFO @ 20 Mhz


Temperatura de funcionamiento: 0. . . +70

LEDS INFRARROJOS x3


Máxima Temperatura de funcionamiento: 125


47

A continuación se detalla la estimación del consumo de la potencia de los reguladoresde nuestro sistema. Esta estimación se realiza como estudio previo al diseño de la alimen-tación del prototipo.

El consumo máximo de corriente en el dispositivo está calculado en la Tabla 1.8. Enella se realiza la suma de las corrientes máximas que puede demandar cada dispositivo.

Tabla 1.8: Descripción de las funciones de cada cable, según la norma 802.3af(A y B)

Unidad Consumo (mA)

LPC2364 110

KSZ8721 151

MT9V032 97

AL422 33

LEDs 200

TOTAL 591

Para elegir el convertidor usaremos un margen del 20%, es decir, un máximo de700mA.

Dado el cambio relativo de tensión entre la entrada (48V típicos) y la salida (5V)hubo que optar por una fuente conmutada. En este caso un regulador lineal tendríaun consumo y pérdidas excesivas. El rendimiento apenas llegaría al 10%, ya que los48V − 5V = 43V = Vr que tendrían que disiparse en el regulador. Concretamente laspérdidas serían Vr ∗ Io.

Figura 1.43: Modelo de un regulador lineal

1.8.2.7.2.3. Comparación entre Fuentes de alimentación conmutadas y li-neales: Una fuente conmutada es un dispositivo electrónico que transforma energíaeléctrica mediante transistores en conmutación. Mientras que un regulador de tensiónutiliza transistores polarizados en su región activa de amplicación, las fuentes conmuta-das utilizan los mismos conmutándolos activamente a altas frecuencias (20-100 Kilociclostípicamente) entre corte (abiertos) y saturación (Cerrados). La forma de onda cuadradaresultante es aplicada a transformadores o inductancias para obtener uno o varios voltajes


48

de salida que luego son ltrados con Inductores condensadores para obtener los voltajesde salida de corriente continua (CC) deseados. Este método tiene ventajas y desventajassobre la regulación lineal.

Hay dos tipos principales de fuentes de alimentación reguladas disponibles: Conmuta-das y lineales. Las razones por las cuales elegir un tipo o el otro se pueden resumir comosigue.

Tamaño y peso

Las fuentes de alimentación lineales utilizan un transformador funcionando a lafrecuencia de 50 o 60 hertzios. Este transformador de baja frecuencia es variasveces más grande y más pesado que un transformador correspondiente de fuenteconmutada, el cual funciona en frecuencias típicas de 50 Khz a 1 Mhz. La tendenciade diseño es de utilizar frecuencias cada vez más altas mientras los transistoreslo permitan para disminuir el tamaño de los componentes pasivos (condensadores,inductores, transformadores).

Voltaje de la salida

Las fuentes de alimentación lineales regulan la salida usando un voltaje más altoen las etapas previas y luego disipando energía como calor para producir un voltajemás bajo, regulado. Esta caída de voltaje es necesaria y no puede ser eliminadamejorando el diseño. Las fuentes conmutadas pueden producir voltajes de salidaque son más bajos que el voltaje de entrada, más altos que el voltaje e inclusoinversos al voltaje de entrada, haciéndolos versátiles y mejor adaptables a voltajesde entrada variables.

Eciencia, calor, y energía disipada

Una fuente lineal regula el voltaje o la corriente de la salida disipando el exceso deenergía como calor, lo cual es inecaz. Una fuente conmutada usa la señal de controlpara variar el ancho de pulso, tomando de la alimentación solamente la energía re-querida por la carga. En todas las topologías de fuentes conmutadas, se apagan y seencienden los transistores completamente. Así, idealmente, las fuentes conmutadasson 100% ecientes. El único calor generado se da por las características no idea-les de los componentes. Pérdidas en la conmutación en los transistores, resistenciadirecta de los transistores saturados, resistencia serie equivalente en el inductor ylos condensadores, y la caída de voltaje por el recticador bajan la eciencia. Sinembargo, optimizando el diseño, la cantidad de energía disipada y calor pueden serreducidos al mínimo. Un buen diseño puede tener una eciencia de conversión de95%. Típicamente 75-85% en fuentes de entre 10-50W. Las fuentes conmutadasmás ecientes utilizan recticación síncrona (transistores Mosfet saturados duranteel semiciclo adecuado reemplazando diodos).

Complejidad

Un regulador lineal consiste en última instancia en un transistor de potencia, unCI de regulación de voltaje y un condensador de ltro de ruido. En cambio unafuente conmutada contiene típicamente un CI regulador, uno o varios transistoresy diodos de potencia como así también un transformador, inductores, y condensa-dores de ltro. Múltiples voltajes se pueden generar a partir del mismo núcleo detransformador. Para ello se utiliza el control por ancho de pulso de entrada aunquelas diferentes salidas pueden tener dicultades para la regulación de carga. Ambos


49

necesitan una selección cuidadosa de sus transformadores. En las fuentes conmu-tadas, debido al funcionamiento a altas frecuencias, las pérdidas en las pistas delcircuito impreso por inductancia de perdida y las capacidades parásitas llegan a serimportantes.

Interferencia por radiofrecuencia

La corriente en las fuentes conmutadas tiene cambios abruptos, y contiene unaproporción grande de componentes espectrales de alta frecuencia. Cables o pistaslargas entre los componentes pueden reducir la ecacia de alta frecuencia de losltros a condensadores en la entrada y salida. Esta corriente de alta frecuenciapuede generar interferencia electromagnética indeseable. Filtros EMI y blindajes deRF son necesarios para reducir la interferencia. Las fuentes de alimentación linealesno producen generalmente interferencia, y se utilizan para proveer de energía dondela interferencia de radio no debe ocurrir.

Ruido electrónico

En los terminales de salida de fuentes de alimentación lineales baratas con pobreregulación se puede experimentar un voltaje de CA Pequeño montado sobre laCC. de dos veces la frecuencia de alimentación (100/120 Ciclos). Esta ondulación(Ripple en Inglés) está generalmente en el orden de varios milivoltios, y puede sersuprimido con condensadores de ltro más grandes o mejores reguladores de voltaje.Este voltaje de CA Pequeño puede causar problemas o interferencias en algunoscircuitos; por ejemplo, cámaras fotográcas análogas de seguridad alimentadas coneste tipo de fuentes pueden tener la modulación indeseada del brillo y distorsionesen el sonido que produce zumbido audible. Las fuentes de alimentación lineales decalidad suprimirán la ondulación mucho mejor. En cambio las Fuentes conmutadasno exhiben generalmente la ondulación en la frecuencia de la alimentación, sinosalidas generalmente más ruidosas a altas frecuencias. El ruido está generalmenterelacionado con la frecuencia de la conmutación.

Ruido acústico

Las fuentes de alimentación lineales emiten típicamente un zumbido débil, en labaja frecuencia de alimentación, pero ésta es raramente audible (la vibración delas bobinas y las chapas del núcleo del transformador suelen ser las causas). LasFuentes conmutadas con su funcionamiento mucho más alto en frecuencia, no songeneralmente audibles por los seres humanos (a menos que tengan un ventilador,como en la mayoría de las computadoras personales). El funcionamiento incorrec-to de las fuentes conmutadas puede generar sonidos agudos, ya que genera ruidoacústico en frecuencia subarmónico del oscilador.

Factor de Potencia

Las Fuentes lineales tienen bajo factor de potencia porque la energía es obtenidaen los picos de voltaje de la línea de alimentación. La corriente en las fuentesconmutadas simples no sigue la forma de onda del voltaje, sino que en forma similara las fuentes lineales la energía es obtenida solo de la parte más alta de la ondasinusoidal, por lo que su uso cada vez más frecuente en computadoras personales ylámparas uorescentes se constituyó en un problema creciente para la distribuciónde energía.Existen fuentes conmutadas con una etapa previa de corrección del factorde potencia que reduce en gran manera este problema y son de uso obligatorio enalgunos países particularmente europeos a partir de determinadas potencias.


50

Ruido eléctrico

Sobre la línea de la alimentación principal puede aparecer ruido electrónico deconmutación que puede causar interferencia con equipos de A/V conectados en lamisma fase. Las fuentes de alimentación lineales raramente presentan este efecto.Las fuentes conmutadas bien diseñadas poseen ltros a la entrada que minimizanla interferencia causada en la línea de alimentación principal.

1.8.2.7.3. Diseño del circuito convertidor-reductor

Figura 1.44: El modelo de un convertidor reductor

Con los cálculos efectuados anteriormente se puede proceder a especicar unos requi-sitos de diseño para el conversor, estos son:

Aunque 36V - 57V es el rango de entrada para PoE usaremos un mínimo de 8V parapermitir alimentar al dispositivo con un jack de alimentación de una tensión comúnmenteusada.

VS = 8v − 57v (1.8)

VO = 5V (1.9)

∆VO = 15mV (1.10)

IO,AV G = 700mA (1.11)

f = 286kHz (1.12)

VO = DVS (1.13)

A continuación se procede a realizar los cálculos de los parámetros necesarios parapoder elegir los componentes.


51

Para este circuito funcionando en el modo de conducción continua, la relación entrelas tensiones de alimentación y salida es:

Vo = DVs → D = Vo/Vs (1.14)

Consecuentemente el ciclo de trabajo tendrá un valor de:

Tabla 1.9: D = V0VS

D VS

0.088 57V

0.625 8V

La corriente media en la inductancia es igual a la corriente de salida en este circuito,por tanto tendrá un valor:

IL,avg = Io,avg = 700mA (1.15)

Para que el circuito funcione en el modo de conducción continua debe cumplirse quela corriente por la inductancia sea en todo momento mayor que cero. Como la forma deonda de dicha corriente es triangular, esta condición puede expresarse matemáticamentecomo:

ILmın = IL −∆iL

2> 0 (1.16)

La variación de intensidad en la inductancia puede expresarse para este circuito como:

∆iL = DTVs − VoL

= Vo1−DLf

(1.17)

Las peores condiciones para cumplir la expresión matemática anterior son que se ten-ga el mínimo valor del ciclo de trabajo (máxima VS). La situación mas desfavorable espara Dmın. En estas condiciones se obtiene que:

Lmın =Vo(1−D)

2Iof=

5(1− 0, 088)

2 · 0, 7 · 286k= 11, 4µH (1.18)


52

Si la tolerancia de este componente es del 20% entonces hay que buscar una induc-tancia cuyo valor mínimo sea:

Lmın(tol) = 14, 3µH (1.19)

En el modo de conducción continua la corriente instantánea máxima por la inductan-cia nunca será mayor que el doble de la corriente media, por tanto, no será mayor que1,40A. Por otro lado, la inductancia debe poder soportar una corriente media de 0,7A.

Se elige una inductancia de valor L = 47µH con lo que la variación de la corrientepor ella es:

Tabla 1.10: ∆iL

mA VS

339 57V

139 8V

La máxima corriente por la inductancia sería entonces (VS máxima):

ILmax = Io +∆iL

2= 0, 7 +

0, 339

2= 0, 87A (1.20)

Y la mínima corriente por la inductancia sería (VS máxima):

ILmın = Io −∆iL

2= 0, 7− 0, 339

2= 0, 53A (1.21)

El transistor debe ser capaz de soportar las siguientes condiciones:

Vsw,max > Vs,max = 57V (1.22)

Isw,avg,max >Po

Vs,mın=

3, 5W

8V= 0, 44A (1.23)

Isw,pico,max > IL,max = 0, 87A (1.24)

Considerando un margen del 30% obtenemos:

Vsw,max ≥ 81V (1.25)


53

Isw,avg,max ≥ 0, 63A (1.26)

Isw,pico,max ≥ 1, 24A (1.27)

Por otra parte, el transistor debe ser capaz de conmutar con unos tiempos de encen-dido y apagado:

Tp(on) ≥ 5Ton → Ton < DmınT/5 = 61, 5ns (1.28)

Tp(off) ≥ 5Toff → Toff < DmaxT/5 = 437ns (1.29)

El diodo debe ser capaz de soportar las siguientes condiciones:

Ton < 437ns (1.30)

Toff < 61, 5ns (1.31)

ID max ≥ ILmax (1.32)

Para mantener la oscilación de tensión de salida por debajo del valor especicadodebe elegirse un condensador con la capacidad y resistencia equivalente en serie necesa-rias. Asignando inicialmente la mitad de la oscilación permitida a cada parámetro delcondensador se tiene:

∆vo =T∆iL

8C=Vo(1−D)

8LCf2(1.33)

Cmın =∆iL

8f ∆vo2

= 22, 2µF (1.34)

Teniendo en cuenta una tolerancia del 30% obtenemos el valor de Cmın,(tol) = 31, 7µF .La otra mitad de la oscilación, correspondiente a la ESR del condensador:

Figura 1.45: Modelo real del condensador


54

ESR ≤∆VO

2

∆IL,max=

0, 0075

0, 339= 22mΩ (1.35)

Debiendo ser la tensión máxima soportada por el condensador: Vc,max > Vo = 5V .Considerando un margen del 20% obtenemos: Vc,max ≥ 6, 25V . Por tanto, se elije un con-densador de 220µF ESR = 18mΩ y Vmax = 6, 3v que, por tanto, cumple los requisitos.

Tabla 1.11: Valores elegidos

Descripción Valores

Inductancia 47 u H y 1 A

Condensador ltrado 220uF; ESR 0,018; V 6,3v

Transistor MOSFET P-CH 100V DPAK

Diodo DIODE SCHOTTKY 100V 3A

1.8.2.7.3.1. Elección de componentes Estos son los componentes pasivos prin-cipales del convertidor, para el diseño necesitamos implementar también un controladorpor ancho de pulso (PWM) que maneje estos componentes para conseguir la tensión desalida deseada.

Finalmente el controlador escogido es el LM5085, cuyas características son:

Amplio rango de tensión de entrada, desde 4.5V a 75V

Limitador de corriente usando la resistencia RDS(ON) o una resistencia de mues-treo.

Frecuencia de conmutación programable de hasta 1 Mhz

No es necesario un bucle de compensación.

Respuesta a los transitorios ultrarrápida

Frecuencia prácticamente constante con cambios en la entrada y en la carga

Tensión de salida ajustable desde los 1.25V

Referencia de realimentación con una precisión del ±2%

Capaz de funcionar a un ciclo de trabajo del 100%

Temporizador interno de arranque suave.

Protección por sobretemperatura

Funcionamiento en un gran rango de temperaturas desde -40a 125

Para el uso del integrado en cuestión es necesaria la incorporación de otros compo-nentes pasivos para determinar los parámetros de funcionamiento.


55

Figura 1.46: Diagrama de bloques del integrado LM5085

Según la hoja del fabricante los componentes restantes se calculan de esta manera:

RT =VOUT · (VIN − 1.56V )

1.45 · 10−7 · VIN · FS− tD · (VIN − 1.56V )

1.45 · 10−7 − 1.4 (1.36)

RFB2

RFB1=VOUT

1.25V− 1 (1.37)

Obteniendo RT = 73.2kW

Aunque los valores de estos componentes nalmente se obtuvieron del programa queofrece el fabricante en su propia página web, el WEBENCH® Power Designer de Na-tional Semiconductor. ¾La razón?, la coincidencia de los valores principales calculadospor el programa con los hallados mediante los métodos académicos para los componenteshallados anteriormente (con márgenes de seguridad incluidos).

Figura 1.47: WEBENCH® Power Designer de National Semiconductor

1.8.2.7.3.2. Diseño del esquemático Con todos los valores y componentes ele-gidos se procede al diseño del esquemático. En la línea de entrada del convertidor estánconectados tanto el jack de alimentación como la salida de los pines de PoE. Cada unade estas conexiones tiene un diodo interpuesto para impedir el paso de corriente de unafuente a otra, y para evitar daños en el caso de que las dos fuentes se encuentren conec-tadas al mismo tiempo. La corriente de la fuente con mayor tensión intentaría ir hacia


56

la otra fuente, pudiendo ocasionar daños irreversibles a la segunda. Los diodos elegidosson los S1PB-M3 de Vishay. Tienen una tensión máxima inversa de 100V y una corrientemedia máxima de 1A.

Figura 1.48: Esquemático de componentes nales para el conversor

En el extremo izquierdo del esquema empezamos con el jack nombrado anteriormente,y el cable Ethernet, para poder elegir entre cualquiera de las dos disponibles. Le sigueun diodo de protección de polaridad en cada una de las dos fuentes. Los condensadoresC1P, C2P, C3P, C4P, y C5P estabilizan la tensión en la entrada. Se usan 5 y no uno de lacapacidad equivalente para obtener una ESR mucho menor y obtener una estabilizaciónmás eciente.

A la salida del conversor tenemos un condensador electrolítico para absorber el rizadoresultante, cuya salida de tensión es de 5V.

Posteriormente observamos un LED que será el que nos indique si nuestra PCB estárecibiendo tensión y si el regulador Buck está funcionando. Tras la salida del reguladorreductor se encuentra el regulador lineal LM1117, que reduce la tensión de 5V a 3.3V.Esta tensión es la que necesitaremos para todos los integrados de la PCB. Los únicoscomponentes que hacen uso de la alimentación a 5V son los leds de iluminación del dedo,que aunque solo requieren 2.2V demandan una corriente considerable en relación con losdemás componentes. Conectarlos al regulador sería sobrecargarlo innecesariamente. Lareducción de tensión se consigue con una simple resistencia en serie, ya que el consumode corriente es constante.

En la salida del regulador LM1117 tenemos también un condensador de ltrado elec-trolítico pero para las señales de muy alta frecuencia (interferencias) no es muy eciente,así pues tiene aparejado un condensador cerámico con valor de 0.1uF que realiza talfunción.


57

1.8.2.7.4. Simulación

Con el programa anteriormente mencionado se procedió a simular las característicasmás críticas durante su operación y puesta en marcha.

Figura 1.49: Simulación: Rizado pico a pico

El rizado obtenido a la salida de 5V es mínimo (Figura 1.49), aún así todavía esta-mos en la etapa del convertidor Buck. Después, la tensión vuelve a reducirse a 3.3V ydisminuiremos aún más el rizado.

Figura 1.50: Simulación: Eciencia

En esta gráca (Figura 1.50) podemos observar la eciencia del convertidor simulada.Podemos notar que a medida que la tensión aumenta la eciencia va disminuyendo. Esto


58

ocurre porque el transistor cada vez se acerca más a su límite de tiempo de conmutación yse producen más pérdidas. De todos modos se mantiene relativamente alta, mucho mayorque cualquier solución de regulación lineal.

Figura 1.51: Simulación: Transitorio de entrada

En la simulación de la Figura 1.51 nos permite predecir de qué forma responderá lasalida del convertidor ante cambios en la tensión de entrada. Aunque tuviésemos unafuente PoE muy estable el cable Ethernet que lo alimenta puede llegar a ser muy largo,con lo que cualquier perturbación magnética o ruido eléctrico producirían en el cable unagran perturbación eléctrica.

Figura 1.52: Simulación: Cambio en la carga

En este tipo de simulación Figura 1.52 podemos comprobar lo dicho anteriormente,un cambio en el consumo de corriente moderado puede producir oscilaciones no deseadasen la tensión de alimentación. Aunque en los circuitos electrónicos no es muy común estoúltimo, disponemos de un temporizador de disparo manejado por la cámara que cadacierto tiempo provoca un encendido y apagado de los leds de iluminación infrarroja. Estosupone un cambio en la corriente consumida de unos 200mA en muy poco tiempo.


59

Figura 1.53: Simulación: Temperatura de funcionamiento de la PCB

Ya que el software usado para el cálculo de los componentes tenía la posibilidadde simular la temperatura de funcionamiento se corroboró mediante ella que ningúncomponente excedía su temperatura de funcionamiento. Como no estamos trabajando congrandes corrientes y los componentes usados son de montaje supercial (SMT) tenemos laventaja de que la supercie de cobre permite una disipación de calor mucho más efectiva,de ahí el bajo calentamiento observado.

Como en cualquier sistema electrónico, cuando damos tensión a un circuito, transcurrecierto tiempo desde el instante de la conexión hasta que tenemos una salida suciente-mente alta. Este tiempo nos informa del retardo que tendrá el sistema a alimentar desdeel instante en que se aplica tensión. En la Figura 1.53 se muestra la simulación de estefenómeno.

La peculiar forma en que alimentamos al regulador mediante la red hace que aparez-can situaciones extraordinarias como la que se observa a continuación en la Figura 1.54.El cable UTP, usado para la alimentación, presenta las líneas de datos trenzadas entresí, lo que actúa, a nivel eléctrico, como una inductancia. Y su valor se hace mayor cuantomayor es el cable. La información encontrada al respecto sugería diseñar un pequeño ltroLC, pero a base de ensayos.

Figura 1.54: Efecto de una conexión en caliente


60

Para el regulador lineal elegimos el LM1117, que tiene una capacidad de corrientede 800mA y una caída de tensión a máxima carga de 1,2V. Se podría haber ajustado elconversor para sacar una salida de 3.3V directamente, pero de esta manera reducimosaún más el rizado de salida y el encendido y apagado de los leds de iluminación afectarán,en menor medida, a la regulación de carga.

Figura 1.55: Diagrama de conexión del regulador lineal

En el diseño de la parte de hardware se ha cuidado en detalle los componentes esen-ciales para el funcionamiento y, naturalmente, sin quitarle prestaciones. En la Figura1.56 se muestra un esquema del hardware interior, también aparecen los conectores deprogramación y alimentación común como opción alternativa.

Figura 1.56: Diagrama de conexiones del Hardware

Aunque no están diseñados para ello, el sensor y la FIFO se pudieron interconexionarsin ayuda de ningún componente externo, con la conguración I2C de la cámara se pudocongurar una salida apta para manejar las señales de sincronismo del buer.


61

1.8.2.8. Proceso de diseño de la PCB

El programa usado fue el Eagle CadSoft 5.10.0, es un programa de creación de esque-máticos y diseños de placas de circuito impreso (PCBs)

En primer lugar se comenzó con el editor de esquemas para determinar la forma enque se interconectan todos los elementos.

Cada elemento se busca en la librería propia del programa, que incluye muchos de loscomponentes. Los que no, se crean en una nueva librería mediante las medidas propor-cionadas por el fabricante.

Figura 1.57: Esquema de diseño

En el siguiente paso llegamos al diseño de la placa Pulsando en la barra de herra-mientas: File, Switch to Board.

Para este paso se conguraron unas condiciones de diseño condicionadas por los límitesde fabricación casera de placas de circuito impreso, que son:

Ancho de pista (0.6mm para pistas de alto nivel de corriente, y 0.2 mm para busesde datos)

Ángulo máximo de pista (45°)

Distancias pista a pista (0.18mm).

Las separaciones entre pads, y entre pistas y pads debe ser de (0,3mm)

Figura 1.58: Footprint creado para el sensor de imagen


62

En la Figura 1.59 se tiene una pantalla con todos los componentes colocados fuerade la placa (el cuadrado blanco de debajo de los componentes) y arrastrando cada uno deellos debemos proceder a situarlos uno a uno en su correcta posición, siempre intentandomantener la mínima distancia posible entre componentes, y buscando la menor cantidadde cruces entre líneas. El tamaño de la placa (8 x 8cm) fue impuesto como requisito dediseño, ya que no se desea un módulo lector excesivamente grande.

Figura 1.59: Situando los componentes

La línea amarilla na que va de componente a componente es la conexión que deberíatener ese componente en pista de cobre, es decir, la que habrá que dibujar.

Para poder realizar correctamente los footprints se tuvo bastante precaución de quelas medidas proporcionadas por el fabricante para sus circuitos integrados y los footprintsfuesen aproximadamente iguales. Un ejemplo claro sería para el sensor de imagen de laFigura 1.58.


63

El circuito integrado que se debe de comprar es el mismo modelo del que tomamos lainformación del datasheet. Se tiene en cuenta:

Distancia entre pines del circuito integrado.

El largo y la anchura del circuito integrado.

Tamaño de los pines del circuito integrado.

Se debe tener especial cuidado con al tamaño de los pads, pues éstos deben ser másgrandes, en cuanto largo y anchura, que los pines. Esto es necesario para soldar correcta-mente las patillas de nuestro circuito integrado a la PCB, de manera que el tamaño delpad sobrepase al de la patilla.

Tras la creación de los footprints, generamos el layout con las conexiones iniciales pa-ra luego convertirlas en pistas de circuito impreso. Pero antes se tiene que tener especialcuidado en la colocación de los componentes pues éstos deben estar lo mas cerca posiblede sus conexiones con el microcontrolador y la FIFO. Así pues, para ello se separarontodas las partes del circuito para diferenciarlas bien ayudándonos para ello de que en lacreación del esquemático se iba colocando un sujo a cada componente según fuera sufunción, y con el menor cruce de líneas posible tal y como se observa en la Figura 1.60.

Figura 1.60: Componentes colocados y pistas trazadas.

El programa Eagle tiene una posibilidad para congurar unas Comprobaciones deReglas de Diseño que avisa en todo momento si se está incumpliendo alguna de ellas,también sirve para ajustar lo que se verá mas adelante llamado plano de masa. Se llegaal panel por la pestaña Tool Drc (Desing Rule Check).

Mencionar que se realizaron varios intentos para posicionar correctamente los com-ponentes dado que era un paso muy importante para nuestro diseño y nos facilitaría eltrazado de las pistas. Los componentes que sobresalen no lo hacen porque no quepan, es-tán situados de esta manera para que puedan quedar al mismo nivel que el borde exteriorde la caja de prototipo.

El trazado de las pistas se hizo manual, debido a la complejidad de las conexiones elautorouter del Eagle no es capaz de trazar las pistas. Se ha procurado en la medida delo mayor posible:


64

1. Evitar ángulos agudos en los cambios de dirección de una pista o en las interseccio-nes entre dos pistas.

2. Cuando más de dos pistas discurran paralelas la distancia de separación debe seruniforme.

3. En las uniones de pista-pad la pista debe ser radial a dicho pad, y no tangencial

4. No deben unirse directamente dos o más pads. Dicha unión se debe hacer medianteuna pista, aunque sea de pequeña longitud.

5. En cada pad sólo pueden concurrir cuatro pistas como máximo y nunca formandoángulos agudos entre ellas

Se ha realizado un diseño lo más sencillo posible: las distancias que deben recorrerlas pistas son cortas. También se ha tenido en cuenta el ancho de las pistas (debido a lacorriente que éstas deben soportar), el diámetro de los pads, la distancia de las pistas. . . Setuvo especial cuidado en la anchura de éstas, así como en el espaciado pues el coste de laPCB dependía de esos parámetros

En este momento se procedió a generar lo que se llama un Plano de masa, para ellolo único que se tuvo que hacer es dibujar un polígono con el botón señalado en la Figura1.61a y dibujar el contorno de la placa.

(a) Polygon (b) Ratsnest

Figura 1.61: Conguración del plano de masa

Justo después se pulsa el botón de la Figura 1.61b y aparece en el circuito dicho plano(Figura 1.62).

Se puede apreciar cómo el plano de masa de la parte de potencia no está en contactocon el plano de masa de la parte electrónica.

En este momento ya está el diseño completo. Faltaría exportar el diseño según nues-tras necesidades. Para ello en el botón de Layers vamos seleccionando las capas deseadasy procedemos a su impresión en caso que se trabaje con algún tipo de insoladora.

La imagen de serigrafía de los elementos de la Figura 1.64 nos da una idea muchomás clara de la situación de los componentes a la hora de soldarlos.

En este momento se pudo dar paso a la fabricación de la PCB. El mayor problemaera interconectar las pistas de la cara superior con las de la cara inferior, para ello hubo


65

Figura 1.62: Placa con plano de masa de la cara superior trazado

Figura 1.63: Placa con plano de masa de la cara inferior trazado

Figura 1.64: Serigrafía del lado de componentes


66

Figura 1.65: Cara de pistas o PCB: Inferior (izquierda) y Superior (derecha)

que adquirir unos remaches mostrados en la Figura 1.66a.

(a) Remaches a usar (b) PCB con los remaches ins-talados

Figura 1.66: Instalación de los remaches

Finalizado el remachado se procedió a la vericación del correcto funcionamiento dela placa de la siguiente forma:

Se hizo una comprobación de la continuidad de las pistas y se buscaron posiblescorto-circuitos entre ellas.

Una vez soldados los componentes se buscaron posibles corto-circuitos provocadospor las soldaduras.

Se midió la continuidad entre Vcc y Masa.

Para alimentar la placa se colocó un limitador de corriente con el n de evitar posiblesdaños y nalmente la placa funcionó según lo esperado.


67

1.8.3. Desarrollo del Software

Esta sección engloba toda la programación que se ha tenido que implementar para unfuncionamiento completo: Desde registrarse en la base de datos hasta consultar la horade acceso del último individuo.

1.8.3.1. Manejo de periféricos del LPC2364

1.8.3.1.1. Interfaz I2C

El microcontrolador ARM tiene la capacidad de manejar el protocolo I2C por hard-ware y así poder liberarlo de algo de trabajo.

Características:

Sólo son necesarias dos líneas de bus (además de GND):

Serial Data (SDA)

Serial Clock (SCL)

Cada dispositivo conectado al bus es direccionable mediante una dirección propia.

Durante la comunicación existe siempre una relación maestro esclavo.

Los maestros pueden operar como maestros transmisores o maestros receptores.

Es un bus con posibilidad multimaestro que incluye detección de colisiones y arbitra-je para impedir la corrupción de datos si dos o más maestros inician la comunicaciónsimultáneamente.

Velocidad de comunicación:

Standard-mode: hasta 100 kbit/s.

Fast-mode: hasta 400 kbit/s.

Fast-modePlus: hasta 1 Mbit/s.

High-speedmode: hasta 3.4 Mbit/s.

El número de dispositivos conectados al bus está limitado fundamentalmente porla máxima capacidad en las líneas del bus (400 pF).

Figura 1.67: Formato de una comunicación I2C


68

Figura 1.68: Formato de una comunicación I2C

1.8.3.2. Software de procesamiento biométrico

El sistema de reconocimiento, tiene cuatro etapas:

a) Captura de la imagen.

b) Preprocesado de los datos capturados (para adaptarlos al siguiente paso).

c) Extracción de características propias del usuario.

d) Vericación (comparación) de las características extraídas, con el patrón previamentealmacenado.

Esquema general de un sistema de reconocimiento biométrico:

Figura 1.69: Diagrama de Bloques de un Sistema de Reconocimiento Biométrico.

Captura de la Imagen

Al ser ésta la única tarea del hardware diseñado, después de tomar la foto y guar-darse en la FIFO, el microcontrolador debe mandar el archivo al servidor por laconexión Ethernet.

Preprocesado de los Datos

En el momento que tenemos la imagen en el servidor podemos empezar con elprocesamiento de imágenes. La imagen que tenemos en este momento está distor-sionada por el gran angular de la lente. Para corregirla hubo que hacer una funciónque transformara la imagen de forma inversa a su distorsión. Para el caso se utilizóun modelo R2.

Se pueden observar los comandos usados en el Código fuente 1.1.


69

Figura 1.70: Captura de la imagen obtenida de la cámara (derecha) y su corrección(izquierda)

Código fuente 1.1: Corrección de la distorsión

1

2 function im2 = lens_correction(im)3 [sy,sx] = size(im);4 [x,y] = meshgrid(1:sx,1:sy);5 x = x - sx/2;6 y = y - sy/2;7

8 R = (x.^2+y.^2).^(1/2); %Método de R2

9 theta = atan2(x,y);10

11 % Cambiando el coeficiente alpha aumentamos o disminuimos12 % la distorsion.13 alpha = 0.85;14

15 Xi = sx/2*(2*R/sx).^alpha.*cos(theta);16 Yi = sy/2*(2*R/sy).^alpha.*sin(theta);17 im2 = interp2(x,y,im,Yi,Xi);

Luego reduciremos el tamaño de la imagen quitándole los bordes innecesarios. Porúltimo se aplica una operación de mejora del contraste.

Extracción de Características

Figura 1.71: Imágenes del proceso de extracción de características

Actualmente existen varios estudios para extraer características de una imagen delas venas de los dedos de las manos, aunque para este proyecto se usará uno enparticular. En concreto se denomina Método de puntos de máxima curvatura deN. Miura[3]


70

El método puede extraer los ejes centrales de las venas sin ser afectado constante-mente por las uctuaciones del ancho de la vena y el brillo. De ahí se puede obteneruna gran precisión.

Los test experimentales que describe Miura arrojaron que la tasa de error para laidenticación es de 0,0009%, que es un resultado por encima de otros métodos.

1.8.3.2.1. Análisis

Los factores que afectan a la exactitud de la extracción de la vena son:

En una imagen se puede encontrar venas con distintos anchos y cambios debrillo importantes.

Los anchos y el brillo de las venas pueden variar cada ensayo.

La Figura 1.72 muestra un ejemplo de la imagen de las venas de un dedo. Se puedeapreciar el valor de los píxeles de la sección determinada por la línea blanca.

Figura 1.72: Detalle del brillo de una sección de la imagen del dedo

Los surcos en las secciones son venas. Tienen diferentes anchos y brillo. El anchode una vena en la posición A es menor que el de B, y el brillo de una vena en laposición C es mayor que el de A y B.

Además, el brillo y el ancho de las venas del dedo varían ligeramente en cada ensayo(Figura 1.73) debido a las uctuaciones en el volumen de ujo sanguíneo causadaspor una condición física, cambio en la temperatura, etc.

Figura 1.73: Fluctuaciones en el ancho y brillo de las venas

Para poder apreciarlo con claridad, en la Figura 1.74 se pueden diferenciar clara-mente los dos perles de las imágenes. El perl de gris claro es el de una imagensobreiluminada respecto al perl negro.


71

Figura 1.74: Valores de brillo de los perles

Para obtener las líneas centrales de las venas de la imagen tenemos que comprobarlos perles en las cuatro direcciones que se muestran en la Figura 1.75, es decir,vertical, horizontal, oblicua primaria y oblicua secundaria. Obteniendo cuatro re-sultados que combinándolos obtenemos la imagen nal de las venas resaltadas.

(a) Secciones verticales (b) Secciones oblicuas prima-rias

(c) Secciones horizontales (d) Secciones oblicuas secun-darias

Figura 1.75: Direcciones de las secciones de la imagen

1.8.3.2.2. Algoritmo

El perl transversal en torno a una vena aparece como un saliente. Por lo tanto,se calculan las curvaturas de todas las secciones para detectarlas. Finalmente cadapunto se conecta a puntos adyacentes formando líneas continuas. Esto puede ayu-dar a resaltar las venas y eliminar ruidos.


72

Hay tres pasos en el algoritmo:

La extracción de posiciones centrales de las venas

Conexión de los centros de la vena

Etiquetado de la imagen

Para la explicación vamos a suponer que F (x, y) es la intensidad del píxel (x, y).

Extracción de las posiciones centrales de las venas.

Asumiendo que Pf(z) es un perl de la sección obtenidos de F (x, y) en direc-ción vertical: Pf(z) = F (x, y), donde z es la posición en el perl. La funciónde asignación Trs esta denida como: F (x, y) = Trs(Pz(z))

Para el cálculo de las curvaturas en la posición x, calculamos Kf (x):

Kf (x) =

∂2f(x)∂x2

1 +(∂f(x)∂x

)2 3

2

(1.38)

Que, en matemática discreta, se puede describir como:

d− =1

w

0∑i=−w+1

yi−1 − yixi−1 − xi

(1.39)

d+ =1

w

w−1∑i=0

yi−1 − yixi−1 − xi

(1.40)

d± =1

w

w/2∑i=−w/2

yi − yi+1

xi − xi+1(1.41)

d2y

d2z= d+ − d− (1.42)

dy

dz= d± (1.43)

k(z) =d+ − d−1 + d2

± 3

2

(1.44)

Donde w es usada para especicar el ancho a la hora de hacer la media delperl, para el caso de este proyecto se usa w = 8.

En la Figura 1.76 se observan los cálculos discretos grácamente. En los casosen los que k(z) sea positiva, en el punto Pf(z) tenemos un saliente. Entoncesse hallan los máximos locales de k(z) en cada área cóncava. Los resultadosobtenidos corresponden con los puntos centrales de las venas. Estos puntos,denidos como z′i, donde i = 0, 1, . . . , N − 1 siendo N el numero de máximoslocales en el perl.


73

Figura 1.76: Representación gráca de los cálculos para k(z)

Luego creamos un nuevo plano donde asignamos unas puntuaciones que obte-nemos de multiplicar la anchura del saliente con la altura del máximo, en k(x)(Figura 1.77):

Vd1(x′i, y′i) = F (x′i, y

′i) + Scr(z

′i) (1.45)

Donde (x′i, y′i) representa los puntos denidos por F (x′i, y

′i) = Trs(z

′i).

Figura 1.77: Representación gráca de las puntuaciones Scr(Zi)

Todo este proceso se encuentra implementado en Matlab, cuya función maes-tra, la que halla el valor de la curvatura de un perl, se encuentra en el Código1.2.


74

Código fuente 1.2: Función que halla la curvatura de cualquier perl.

1 function im2 = lens_correction(im)2 %% Funcion curvature3

4 function [K, P, Scr] = curvature (y)5

6 w = 8;7 n = length(y);8 pn = 0; %indice de maximo9 K(1:length(y)) = 0;10 Scr(1:length(y)) = 0;11 P(1:length(y)) = 0;12 ds(1:length(y)) = 0;13 de(1:length(y)) = 0;14 in_a_dent = false;15

16 for pix = w+1 : (n-w-1)17 dm = 0; dp = 0; d = 0;18

19 for i = -w+1 : 020 dm = dm + (1/w)*(y(pix+i) - y(pix+i-1));21 end22

23 for i = 0 : w-124 dp = (1/w)*(y(pix+i+1) - y(pix+i));25 end26

27 for i = -w/2 : w/228 d = (1/w+1)*(y(pix+i+1) - y(pix+i));29 end30

31 K(pix) = (dp - dm)/(1 + d^2)^1.5;32

33 if ¬in_a_dent && K(i-1)≤0 && K(i) > 034 in_a_dent = true;35 pn = pn + 1;36 ds(pn) = i - 1;37 max = 0;38 end39

40 if in_a_dent == true41 if K(i) > max42 max = K(i);43 P(pn) = i;44 end45

46 if K(i-1) > max && K(i) ≤ 047 in_a_dent = false;48 de(pn) = i;49 Scr(pn) = (de(pn) - ds(pn)) * y(p(pn));50 end51 end52 end53 end

Realizando el proceso para cada orientación (Figura 1.75) se obtienen cuatroplanos distintos, aunque con algún parecido como se aprecia en la Figura 1.78.Antes de unirlas se procede a realizar un ltrado en el paso siguiente.

Filtrado de cada dirección

Para conseguir un resultado mas no ltramos la imagen según el patrón quedebemos seguir con la función de la mediana. Esto se hace con una matrizcuadrada de orden 3 de ceros con la dirección deseada puesta a 1. Se aplica


75

Figura 1.78: Unión de los resultados de aplicar las puntuaciones en cada perl propuesto

a las cuatro direcciones. Para conseguir reunir las características de las cuatrodirecciones se sacan los puntos máximos de las cuatro imágenes.

La parte que hace el plano y el ltrado en la dirección deseada: Código 1.4, lasotras tres secciones son muy parecidas. Como se puede observar esta porciónde código llama a la función maestra (Código 1.2).

Código fuente 1.3: Función que saca el plano de puntuaciones.

1

2 %% Funcion v_extraction3

4 function f0 = v_extraction(f)5

6 [M,N] = size(f);7 e(1:M,1:N) = 0;8 for i=1:N9 y = f(:,i);10 [¬, P, Scr] = curvature_de_el (y);11 if P 6= 012 e(P,i) = Scr;13 end14 end15 f0 = ordfilt2(e,2,[0 0 0; 1 1 1; 0 0 0]);16 end

Etiquetando la imagen

En este punto se procede a la binarización de la imagen. Como tenemos unnivel de iluminación que varía de una captura a otra se debe buscar un métodoque siempre use un umbral que haga diferenciar, en la medida de lo posible,las venas. Esto requiere un umbral variable. El objetivo se consigue usando elmétodo de Otsu para hallar el umbral.

VericaciónEl método de coincidencia de patrones que se usa en este proyecto es la correlaciónde dos dimensiones. La correlación es bastante simple en principio. Dada una imagenf(x, y), la correlación es encontrar todos los lugares en la imagen que coinciden conuna mascara dada w(x, y). El proceso consiste simplemente en mover el centro de lamáscara w de punto a punto sobre la imagen f . En cada punto (x, y) la correlaciónda la suma de los productos de los píxeles de la máscara y los píxeles adyacentes


76

en el área que ocupa la máscara. Por ejemplo, dada una imagen f(x, y) y una más-cara w de 3x3, en el píxel (x, y) la correlación se podría calcular como la suma deproductos de los elementos en el rectángulo [f(x− 1, y − 1)− f(x+ 1, y + 1)] y loselementos del rectángulo [w (1, 1)− w (3, 3)]. Suponiendo el tamaño de f MxN y elde w también MxN , el coste computacional sería de Θ

(M2xN2

)que es bastante

alto y ralentizaría todo el procesado. Otro método consiste en aplicar la correlaciónen el dominio de frecuencia. Gracias a la Transformada de Fourier (FFT), podemosobtener una correlación con únicamente Θ (MxNx log (MxN)). El principio fun-damental es que la correlación en el dominio del tiempo se puede lograr medianteel producto de la imagen por el complejo conjugado de la máscara, en el dominiode frecuencia. El teorema de correlación dice así:

f(x, y) w(x, y)⇔ F (u, v) ∗H(u, v) (1.46)

Donde denota correlación y ∗ el complejo conjugado. En primer lugar se utilizala FFT para convertir f y w en el dominio de la frecuencia resultando en: F yW . Este proceso requiere Θ (M ·N · log (M ·N)) de costo. Entonces, el complejoconjugado de W se calcula con Θ (M ·N). Posteriormente se calcula el productode F y W ∗. Esto tiene un coste computacional de Θ (4 ·M ·N) (a causa de losnúmeros complejos). Por último, se usa una IFFT para convertir FW ∗ en el dominiodel tiempo con un coste computacional de Θ (M ·N · log (M ·N)). El coste totalde cómputo de todo el proceso es Θ (2 ·M ·N · log (M ·N)) que es mucho mejorque Θ

(M2xN2

)que se requería en un principio. En la Figura 1.79 se muestra el

diagrama de ujo de cálculo correspondiente en el dominio de la frecuencia.

Figura 1.79: Diagrama de operaciones para hallar la correlación en dos dimensiones

Implementar esto en Matlab se hizo muy simple. En el Código ?? se muestra lafunción realiza la tarea.

Código fuente 1.4: Función que saca el plano de correlación.

1 %% Funcion de correlacion2

3 function g = vein_correlation(f, w)4 [M, N] = size(f);5 f = fft2(f); %convertimos a dominio de la frecuencia6 w = conj(fft2(w, M, N)); %calculamos el complejo conjugado7 g = real(ifft2(w.*f)); %conversión al dominio del tiempo

La función devuelve una imagen c(x, y) de tamaño MxN . Su valor máximo es elnúmero máximo de píxeles coincidentes de las dos imágenes f y w. Una funciónque devuelve el número de puntos (píxeles blancos) en una imagen f se dene co-mo σ(f). Con el n de comprobar si los patrones coinciden, calculamos dos razones:


77

C

F=

max(c)

σ(f)x100 % (1.47)

D

F=|σ(w)− σ(f)|

σ(f)x100 % (1.48)

La relación CF indica cómo de parecidos son los patrones y la relación D

F indica larelación entre el número de píxeles blancos en f y en w. En este proyecto, si dospatrones tienen relaciones >50% y <20% respectivamente se considera que las dosfotografías pertenecen a la misma persona.

Figura 1.80: Esquema general de funcionamiento de un control de acceso biométrico.

En este punto hemos concluido la parte de identicación biométrica, pero según seobserva en la Figura 1.80 necesitamos un software que sea capaz de decidir cuandotomar fotografías, donde guardarlas, asociar cada foto con el nombre de usuario,buscar coincidencias entre las fotos guardadas. . . Para ello se ha usado también elprograma de procesamiento matemático MATLAB.


78

1.8.3.3. Software de control de acceso e interfaz de usuario

A la hora de diseñar un software debemos plantearnos primeramente unos requisitos dediseño, para este en concreto, fueron:

1. Guardado y recuperación de las imágenes de los dedos y los nombres en una basede datos.

2. Posibilidad de borrar usuarios, visualizarlos y registrarlos.

3. Posibilidad de mostrar las imágenes reales obtenidas por la cámara.

4. Capacidad de distinguir entre varios dispositivos identicadores.

Para poder trabajar con una base de datos en MATLAB es necesario usar un conec-tor. Para MySQL, la base de datos a utilizar, tenemos disponible dicho conector en len-guaje JAVA desde la propia página web de MySQL. Su instalación es muy sencilla: simple-mente descomprimimos el conector y añadimos la ruta del directorio de descompresión a lalista contenida en el archivo classpath.txt del directorio \MATLAB\R2009b\toolbox\local.

Para congurar la base de datos, crear las tablas necesarias, congurar los campos yadministrarlas se usó el software HeidiSQL, que tiene un uso sencillo y posee un interfazgráco intuitivo.

En MATLAB, la programación de una interfaz gráca se hace sencilla. Por una partese congura el aspecto visual (Figura 1.81) y se guarda en un archivo, y por otro seprograman las funciones y la forma de interactuar entre ellos.

Figura 1.81: Conguración de la interfaz gráca con GUIDE

El programa necesita tener una mínima autosuciencia, es decir, no necesita de unoperador para poder realizar vericaciones básicas. Por ello, una de las necesidades deldispositivo es la de detectar cuándo hay un dedo que debe ser leído en el soporte. Latarea en principio es bastante simple pero las soluciones comunes no servían para estecaso ya que no se podía usar un interruptor infrarrojo porque interferiría con las luces deiluminación del dedo, y los sensores capacitivos o inductivos no entraban dentro de lasposibilidades por su elevado precio. Finalmente se dio con una solución factible, el método


79

consiste en implementar una función en el microcontrolador que continuamente esté mo-nitorizando la cámara, pero para poder obtener resultados de ella es necesario reducirle eltiempo de exposición para no saturar la imagen. De este modo se consiguen observar lasluces sin deslumbramiento y poder determinar si hay algún objeto obstruyendo la líneade visión.

(a) Deslumbrando (b) Sin deslumbrar

Figura 1.82: Diferencia de contraste modicando el tiempo de exposición

En el momento que esto ocurra, el dispositivo comienza la captura y manda un paqueteTCP al servidor para indicar que hay una operación pendiente.

Código fuente 1.5: Función que detecta si está el dedo en posición1 /* ===================================================================

2 * Función: CAMERA_finger_in.

3 *--------------------------------------------------------------------

4 * Descripcion: Comprueba si en la captura de la imagen hay dedo o no.

5 *

6 * Entrada: Ninguna.

7 *

8 * Salida: Ninguna.

9 *====================================================================

10 */

11 unsigned char CAMERA_finger_in(unsigned char * frame_pointer) /* */

12

13 unsigned int i;

14 unsigned int j;

15 unsigned int led_buffer = 0;

16 CAMERA_take_snapshot(frame_pointer );

17 for( j=50; j<60 ; j++ )

18

19 for( i=75; i<85 ; i++ )

20

21 led_buffer = led_buffer;// + frame_pointer [160*j+i];

22

23

24 return led_buffer > 20000;

25

1.8.3.4. Programación de la red de comunicación

Cuando hablamos de redes, podemos referirnos a ella según el modelo de referencia deInterconexión de sistemas abiertos (OSI, Open System Interconnection), que es el modelodescriptivo creado por la organización Internacional para la estandarización.


80

Figura 1.83: Esquema de una posible interconexión dispositivos-servidor

1.8.3.4.1. Modelo de referencia OSI

El modelo especica el protocolo que debe ser usado en cada capa, y suele hablarsede modelo de referencia ya que es usado como una gran herramienta para la enseñanzade comunicación de redes. Este modelo (Figura 1.84) está dividido en siete capas:

Capa física (Capa 1)

Es la que se encarga de las conexiones físicas de la computadora hacia la red,tanto en lo que se reere al medio físico como a la forma en la que se transmite lainformación. Sus principales funciones se pueden resumir como:

Denir el medio o medios físicos por los que va a viajar la comunicación: cablede pares trenzados (o no, como en RS232/EIA232), coaxial, guías de onda,aire, bra óptica.

Denir las características materiales (componentes y conectores mecánicos) yeléctricas (niveles de tensión) que se van a usar en la transmisión de los datospor los medios físicos.

Denir las características funcionales de la interfaz (establecimiento, manteni-miento y liberación del enlace físico).

Transmitir el ujo de bits a través del medio.

Manejar las señales eléctricas del medio de transmisión, polos en un enchufe,etc.

Garantizar la conexión (aunque no la abilidad de dicha conexión).

Capa de enlace de datos (Capa 2)

Esta capa se ocupa del direccionamiento físico, de la topología de la red, del accesoa la red, de la noticación de errores, de la distribución ordenada de tramas y delcontrol del ujo.


81

Capa de red (Capa 3)

El objetivo de la capa de red es hacer que los datos lleguen desde el origen al destino,aún cuando ambos no estén conectados directamente. Los dispositivos que facilitantal tarea se denominan encaminadores, aunque es más frecuente encontrar el nombreinglés routers y, en ocasiones enrutadores. Los routers trabajan en esta capa, aunquepueden actuar como switch de nivel 2 en determinados casos, dependiendo de lafunción que se le asigne. Los rewalls actúan sobre esta capa principalmente, paradescartar direcciones de máquinas. En este nivel se realiza el direccionamiento lógicoy la determinación de la ruta de los datos hasta su receptor nal.

Capa de transporte (Capa 4)

Capa encargada de efectuar el transporte de los datos (que se encuentran dentrodel paquete) de la máquina origen a la de destino, independizándolo del tipo de redfísica que se esté utilizando. La PDU de la capa 4 se llama Segmento o Datagrama,dependiendo de si corresponde a TCP o UDP. Sus protocolos son TCP y UDP; elprimero orientado a conexión y el otro sin conexión.

Figura 1.84: Modelo OSI

Capa de sesión (Capa 5)

Esta capa es la que se encarga de mantener y controlar el enlace establecido entredos computadores que están transmitiendo datos de cualquier índole. Por lo tanto,el servicio provisto por esta capa es la capacidad de asegurar que, dada una sesiónestablecida entre dos máquinas, la misma se pueda efectuar para las operacionesdenidas de principio a n, reanudándolas en caso de interrupción. En muchoscasos, los servicios de la capa de sesión son parcial o totalmente prescindibles.

Capa de presentación (Capa 6)


82

El objetivo es encargarse de la representación de la información, de manera queaunque distintos equipos puedan tener diferentes representaciones internas de ca-racteres los datos lleguen de manera reconocible. Esta capa es la primera en trabajarmás el contenido de la comunicación que el cómo se establece la misma. En ella setratan aspectos tales como la semántica y la sintaxis de los datos transmitidos,ya que distintas computadoras pueden tener diferentes formas de manejarlas. Es-ta capa también permite cifrar los datos y comprimirlos. En pocas palabras es untraductor.

Capa de aplicación (Capa 7)

Ofrece a las aplicaciones la posibilidad de acceder a los servicios de las demáscapas y dene los protocolos que utilizan las aplicaciones para intercambiar datos,como correo electrónico (POP y SMTP), gestores de bases de datos y servidorde cheros(FTP). Hay tantos protocolos como aplicaciones distintas y puesto quecontinuamente se desarrollan nuevas aplicaciones el número de protocolos crece sinparar. Cabe aclarar que el usuario normalmente no interactúa directamente con elnivel de aplicación. Suele interactuar con programas que a su vez interactúan conel nivel de aplicación pero ocultando la complejidad subyacente.

Todas estas capas están referidas tanto a la parte de cliente como a la parte deservidor. El proceso empieza en la capa de aplicación del cliente.

Figura 1.85: Desempeño de las capas en una conexión

A medida que se van recorriendo las capas se van añadiendo los correspondientesencabezados.

Figura 1.86: Composición de una trama de red


83

1.8.3.4.2. Protocolo TFTP

TFTP son las siglas de Trivial le transfer Protocol (Protocolo de transferencia dearchivos trivial). Es el sistema que se usa para guardar las imágenes que toma el lector enuna carpeta temporal del servidor. Se caracteriza por ser un protocolo de transferenciamuy simple, semejante a una versión básica de FTP. TFTP a menudo se utiliza paratransferir pequeños archivos entre ordenadores en una red, como cuando un terminal XWindow o cualquier otro cliente ligero arranca desde un servidor de red.

Algunos detalles del TFTP:

Utiliza UDP (en el puerto 69) como protocolo de transporte (a diferencia de FTPque utiliza el puerto 21 TCP).

No puede listar el contenido de los directorios.

No existen mecanismos de autenticación o cifrado.

Se utiliza para leer o escribir archivos de un servidor remoto.

Soporta tres modos diferentes de transferencia, netascii, octet y mail, de los quelos dos primeros corresponden a los modos ascii e imagen (binario) del protocoloFTP.

Detalles de una sesión TFTPYa que TFTP utiliza UDP, no hay una denición formal de sesión, cliente y servidor,

aunque se considera servidor a aquel que abre el puerto 69 en modo UDP, y cliente aquien se conecta. Sin embargo, cada archivo transferido vía TFTP constituye un inter-cambio independiente de paquetes, y existe una relación cliente-servidor informal entrela máquina que inicia la comunicación y la que responde.

1. La máquina A, que inicia la comunicación, envía un paquete RRQ (read request/-petición de lectura) o WRQ (write request/petición de escritura) a la máquina B,conteniendo el nombre del archivo y el modo de transferencia.

2. B responde con un paquete ACK (acknowledgement/conrmación), que tambiénsirve para informar a A del puerto de la máquina B al que tendrá que enviar lospaquetes restantes.

3. La máquina origen envía paquetes de datos numerados a la máquina destino, todosexcepto el último conteniendo 512 bytes de datos. La máquina destino respondecon paquetes ACK numerados para todos los paquetes de datos.

4. El paquete de datos nal debe contener menos de 512 bytes de datos para indicarque es el último. Si el tamaño del archivo transferido es un múltiplo exacto de 512bytes, el origen envía un paquete nal que contiene 0 bytes de datos.

1.8.3.4.3. Protocolo UDP

Como el cliente TFTP se basa en el envío de paquetes mediante el protocolo UDP sehace necesaria la habilitación de la característica en la pila uIP. Ya está implementada,pero se hizo necesaria la modicación de parte del código ya que TFTP hace un usodel protocolo algo especial. Para realizar los cambios requeridos se siguió una nota deaplicación que explicaba el caso [5].


84

Código fuente 1.6: Función de bucle del protocolo TFTP en el microcontrolador1 void tftp_udp_appcall(void)

2

3 if (uip_udp_conn->lport == (s.conn)->lport)

4 // check if UDP connection established

5 if (s.state == TFTP_STATE_CONN)

6

7 send_tftp_rq ();

8 #if TIME_TIMEOUT != 0

9 s.timer = getuptime () + TIME_TIMEOUT;

10 #endif

11 s.state = TFTP_STATE_XFR;

12

13 if (uip_newdata ())

14

15 s.opcode = parse_msg ();

16

17 switch (s.opcode)

18 case TFTP_OACK:

19 /* receive OACK */

20 /* remove port 69 (TFTP), setup new port with server 's TID */

21 s.conn->rport = UDPBUF->srcport;

22 /* reply OACK */

23 send_tftp_ack ();

24 break;

25

26 case TFTP_ACK:

27 /* receive ACK */

28 /* remove port 69 (TFTP), setup new port with server 's TID */

29 s.conn->rport = UDPBUF->srcport;

30

31 /* send DATA packet */

32 if (s.state == TFTP_STATE_XFR)

33

34 s.block = s.ack + 1;

35 send_tftp_data ();


37 s.timer = getuptime () + TIME_TIMEOUT;

38 #endif

39

40 /* Añadido. */

41 else if (s.state == TFTP_STATE_CLOSE)

42

43 /* ACK del último paquete.

44 */

45 s.state = TFTP_STATE_IDLE;

46

47 break;

48 case TFTP_ERROR:

49 /* receive ERROR */

50 s.state = TFTP_STATE_ERR;

51 break;

52

53


55 if (s.state == TFTP_STATE_XFR)

56

57 if (s.timer < getuptime ())

58

59 s.state = TFTP_STATE_TIMEOUT;

60 s.error_code = TFTP_ETIMEOUT;

61 s.errmsg = (u8_t *) TFTP_MSG_ETIMEOUT;

62 send_tftp_error ();

63

64

65 #endif

66

67


85

El protocolo UDP o User Datagram Protocol es un protocolo del nivel de transportebasado en el intercambio de datagramas. Permite el envío de datagramas a través de lared sin que se haya establecido previamente una conexión, ya que el propio datagramaincorpora suciente información de direccionamiento en su cabecera. Tampoco tiene con-rmación ni control de ujo, por lo que los paquetes pueden adelantarse unos a otros; ytampoco se sabe si ha llegado correctamente, ya que no hay conrmación de entrega orecepción. Su uso principal es para protocolos como DHCP, BOOTP, DNS y demás pro-tocolos en los que el intercambio de paquetes de la conexión/desconexión son mayores, ono son rentables con respecto a la información transmitida, así como para la transmisiónde audio y vídeo en tiempo real, donde no es posible realizar retransmisiones por losestrictos requisitos de retardo que se tiene en estos casos.

+ Bits 0 - 15 16 - 310 Puerto origen Puerto destino32 Longitud del Mensaje Suma de vericación

64 Datos

La cabecera UDP consta de 4 campos de los cuales 2 son opcionales (con fondo rojoen la tabla). Los campos de los puertos fuente y destino son campos de 16 bits queidentican el proceso de origen y recepción. Ya que UDP carece de un servidor de estadoy el origen UDP no solicita respuestas, el puerto origen es opcional. En caso de no serutilizado, el puerto origen debe ser puesto a cero. A los campos del puerto destino le sigueun campo obligatorio que indica el tamaño en bytes del datagrama UDP incluidos losdatos. El valor mínimo es de 8 bytes. El campo de la cabecera restante es una suma decomprobación de 16 bits que abarca la cabecera, los datos y una pseudo-cabecera con lasIP origen y destino, el protocolo, la longitud del datagrama y ceros hasta completar unmúltiplo de 16 pero no los datos. El checksum también es opcional, aunque generalmentese utiliza en la práctica.

1.8.3.4.4. Protocolo IP

Para poder enviar paquetes UDP y TCP necesitamos hacer uso de la capa de red.Esta capa es bastante compleja, pero afortunadamente existen muchos proyectos de có-digo abierto que nos ahorran la tarea, solo que también supone un esfuerzo adaptar lasfunciones del código para poder manejar el chip especíco de capa física y el modelo con-creto del microcontrolador. En este caso se eligió el proyecto uIP, que, según su propiadescripción tiene las siguientes características:

Tamaño de código muy reducido.

Muy pequeña cantidad de RAM usada, congurable en el momento de compilación.

Protocolos ARP, SLIP, IP, UDP, ICMP (ping) y TCP.

Cualquier número de conexiones TCP simultáneas, máximo congurable a travésde compilación.

Cualquier número de sockets de escucha simultánea.

Para uso comercial y no comercial.


86

Implementaciones de los protocolos TCP e IP eles a los documentos RFCs, inclu-yendo control de ujo, reconstrucción de paquetes y tiempo límite de retransmisiónde paquetes.

1.8.3.4.5. Protocolo RMII

Para usar dicho protocolo se hizo necesaria la programación del chero emacs.c paracongurar el microcontrolador y poder usar el integrado KSZ8721BL como interfaz física.Reduced Media Independent Interface (RMII) es un estándar que se ocupa de la conexiónde los transceptores Ethernet de capa física (PHY) con los conmutadores Ethernet. Esteestándar reduce el número de señales / pines necesarios para la conexión a la PHYdesde 16 (para una interfaz MII) a entre 6 y 10 pines. RMII es capaz de soportar 10y 100 Mbit / s; las interfaces gigabit necesitan una interfaz más amplia. Una interfazEthernet normalmente consta de 4 partes principales: El MAC (Media Access Control),el PHY (PHYsical Interface o transmisor-receptor), las bobinas magnéticas, y el conector.Existen conectores con las bobinas magnéticas integradas, es el caso que se usa en elproyecto. El MAC se encarga de la porción de alto nivel del protocolo Ethernet (encuadre,detección de errores, cuando transmitir, etc) y el PHY se encarga de la lógica de bajo nivel(4B/5B codicación / decodicación, SERDES (serialización / deserialización), y NRZIcodicación / descodicación) y partes analógicas. RMII es una de las posibles interfacesentre el MAC y PHY, otros incluyendo MII y SNI, junto con otras interfaces más amplias(XAUI, GBIC, SFP, SFF, XFP y XFI) para conexiones Ethernet Gigabit y más rápidas.En un mismo chip se pueden integrar una o mas interfaces MAC y en algunos casosel chip puede tener otras funcionalidades más. Existen también varios interfaces PHYsobre el mismo encapsulado, sobre todo en conmutadores Ethernet. Muchos integradosque incluyen MAC y PHY funcionan tanto con MII como con RMII. Por lo general, elMAC y PHY están en el mismo chip para Ethernet 10/100 y gigabit Ethernet aunque lamayor parte de módulos PHY se pueden utilizar para permitir el uso de diferentes mediosde comunicación incluyendo par trenzado y bra óptica.

Señales

TXD0 Bit 0 de transmisión de datos (MAC PHY) (primera transmisión)

TXD1 Bit 1 de transmisión de datos (MAC PHY)

TX_EN Cuando está alta, los datos del reloj y TXD0 TXD1 pasan al transmisor(MAC PHY)

RXD0 Bit 0 de recepción de datos (PHY para MAC) (recibido por primera vez).

RXD1 Bit 1 de recepción de datos (PHY para MAC).

CRS_DV Detección de portadora (CRS) / RX_Data válidas (RX_DV) multiple-xados en ciclos de reloj alternos. En el modo de 10Mbit/s se alternan cada 10 ciclosde reloj.(PHY para MAC).

RX_ER Error de recepción (opcional en los interruptores) (PHY a MAC).

REF_CLK Reloj continuo de 50 MHz de referencia (puede ser compartido entrelas interfaces.

MDIO Linea de gestión de datos I/O (CII / SMBus / compatibles IST) (drenajebidireccional, abierta).


87

MDC Linea de gestión de datos de reloj. MDC y MDIO en algunos casos puede sercompartida por múltiples y PHY con otros dispositivos.

Código fuente 1.7: Porción de la función que inicializa el protocolo RMII e inicializa elKSZ87211 /*===== emac_init ========================================================= *//**2 *3 * \brief Inicializar el controlador MAC del LPC2378.4 *5 * \return Nada.6 *7 *//* ========================================================================= */8 void emac_init(void)9 10 /* Configurar los pines relacionados con el controlador Ethernet.11 */1213 PINMODE2 = 0xA02A220A; /* P1[0,1,4,6,8,9,10,14,15] deshabilitar pull-ups/pull-downs. */14 PINMODE3 = 0x0000000A; /* P1 [17:16] deshabilitar pull-ups/pull-downs. */15 /* PINSEL2 = 0x50151105;*/ /* P1[0,1,4,6,8,9,10,14,15] Revisión '-' */16 PINSEL2 = 0x50150105; /* Revisión 'A' y siguientes. Ver Ehthernet .1 en errata sheet. */17 PINSEL3 |= 0x00000005; /* P1 [17:16] */1819 /* Alimentar el MAC.20 */21 PCONP |= 0x40000000;22 PowerDown = 0;2324 /* Resetear todo el MAC.25 */26 MAC1 = 0x0000CF00;27 Command = 0x0038; // reset all control registers28 MAC1 = 0;29 Command |= (1<<9);30 SUPP = 0;31 TEST = 0;323334 MAXF = 0x600;35 MCFG = 0x8018; /* clk/20 */36 MCMD = 0;3738 /* Inicializar MIIM.39 */40 MCFG &= ¬(1<<15);4142 /* Inicializar los registros de control del MAC.43 */44 MAC1 = MAC1_PASS_ALL_RECEIVE_FRAMES;45 MAC2 = MAC2_CRC_ENABLE | MAC2_PAD_CRC_ENABLE;46 MAXF = ETH_MAX_FLEN;47 CLRT = CLRT_DEF;48 IPGR = IPGR_DEF;4950 /* Encontrar la dirección del controlador de la capa física KS8721.51 * Consultar el manual del KS8721.52 */53 for (phy_addr = 1; phy_addr < 32; phy_addr ++)54 55 if( (temp = (phy_read(phy_addr , PHY_REG_IDR1) & 0xFFFF)) != 0x0022 )56 57 continue;58 5960 if ( (temp = (phy_read(phy_addr , PHY_REG_IDR2) & 0xFFFF )) == 0x1619 )61 62 break;63 64 6566 /* No se encontró ningún KS8721.67 */68 if (phy_addr == 32) return;697071 /* Poner el KS8721 en reset.72 */73 phy_write(phy_addr , PHY_REG_BMCR , 0x8000);7475

En los dispositivos multipuerto, MDIO, MDC, y REF_CLK pueden ser compartidasdejando 6 o 7 pines por puerto.

RMII requiere un reloj de 50MHz mientras que MII requiere un reloj de 25MHz y losdatos son sincronizadas de dos en dos bits frente a cuatro bits en MII o de uno en uno


88

para SNI (10Mbit/s solamente). Los datos se presentan en el anco de subida solamente,es decir, no es de doble tasa.

Limitaciones

En en modo de 10Mbit/s aparecen TXD0/TXD1/RXD0/RXD1 en cada décimo ciclode reloj. La norma no explica de manera muy clara la sincronización de las señales en elmodo de 10Mbit/s. Al parecer, los datos de las señales siguen siendo válidas durante 10ciclos de reloj por lo que pueden ser procesados en cualquier momento de reloj duranteese intervalo. TX_EN probablemente sigue siendo reclamado por la duración del paque-te. Parece que en el modo de 10Mbit/s se puede implementar mediante la inserción deuna división de preescala de 10 con la puerta del reloj de pulso. No parece que haya querearmar el prescaler para sincronizarlo con cualquier evento en particular, sino que losdos prescalers (MAC y PHY) operan de forma asíncrona uno con respecto al otro. Nohay ninguna señal que dena si la interfaz está en el modo 10 o 100Mbit/s pero obvia-mente, tanto el MAC como el PHY tienen la necesidad de comunicarse. Esta tarea estásupuestamente a cargo de la interfaz MDIO MDC. La falta de señal COL se deriva deuna operación AND de TX_EN y la señal decodicada de SRC en la línea CRS_DVen el modo half duplex. La falta de la señal RX_ER que no está conectada en algunosMACs (por ejemplo, interruptores multipuerto) es objeto de la sustitución de datos sobrealgunas PHY para invalidar el CRC.

1.8.3.4.6. Interfaz Ethernet

La capa física de la conexión de red está compuesta por el conector de red MagJack,que lleva integrados transformadores necesarios, y el integrado KS8721. Ethernet es unestándar de redes de computadoras de área local con acceso al medio por contienda CS-MA/CDes (Acceso Múltiple por Detección de Portadora con Detección de Colisiones),es una técnica usada en redes Ethernet para mejorar sus prestaciones. El nombre viene delconcepto físico de ether. Ethernet dene las características de cableado y señalización denivel físico y los formatos de tramas de datos del nivel de enlace de datos del modelo OSI.

Comparación entre DIX Ethernet y IEEE 802.3TramaDIXEthernet

Preámbulo Destino Origen Tipo Datos Relleno FCS8 bytes 6

bytes6 bytes 2 bytes 0 a

1500bytes

0 a 46bytes

2 ó 4bytes

TramaIEEE802.3

PreámbuloSOF Destino Origen Longitud Datos Relleno FCS7 bytes 1

byte6bytes

6 bytes 2 bytes 0 a1500bytes

0 a 46bytes

4bytes

Preámbulo Un campo de 7 bytes (56 bits) con una secuencia de bits usada parasincronizar y estabilizar el medio físico antes de iniciar la transmisión de datos. Elpatrón del preámbulo es:

10101010 10101010 10101010 10101010 10101010 10101010 10101010


89

Estos bits se transmiten en orden, de izquierda a derecha y en la codicación Man-chester representan una forma de onda periódica.

SOF (Start Of Frame) Inicio de Trama Campo de 1 byte (8 bits) con un patrónde 1s y 0s alternados y que termina con dos 1s consecutivos. El patrón del SOFes: 10101011. Indica que el siguiente bit será el bit más signicativo del campo dedirección MAC de destino. Aunque se detecte una colisión durante la emisión delpreámbulo o del SOF, el emisor debe continuar enviando todos los bits de amboshasta el n del SOF.

Dirección de destino Campo de 6 bytes (48 bits) que especica la dirección MACde tipo EUI-48 hacia la que se envía la trama. Esta dirección de destino puede serde una estación, de un grupo multicast o la dirección de broadcast de la red. Cadaestación examina este campo para determinar si debe aceptar la trama (si es laestación destinataria).

Dirección de origen Campo de 6 bytes (48 bits) que especica la dirección MAC detipo EUI-48 desde la que se envía la trama. La estación que deba aceptar la tramaconoce por este campo la dirección de la estación origen con la cual intercambiarádatos.

Longitud o Tipo Campo de 2 bytes (16 bits) que identica el protocolo de red dealto nivel asociado con la trama o, en su defecto, la longitud del campo de datos.La capa de enlace de datos interpreta este campo. (En la IEEE 802.3 el campolongitud debe ser menor o igual a 1500 bytes y el campo tipo debe ser mayor oigual a 1536 bytes.)

Datos Campo de 0 a 1500 Bytes de longitud. Cada Byte contiene una secuenciaarbitraria de valores. El campo de datos es la información recibida del nivel de red(la carga útil). Este campo, también incluye los H3 y H4 (cabeceras de los niveles3 y 4), provenientes de niveles superiores.

Relleno Campo de 0 a 46 bytes que se utiliza cuando la trama Ethernet no alcanzalos 64 bytes mínimos para que no se presenten problemas de detección de colisionescuando la trama es muy corta.

FCS (Frame Check Sequence - Secuencia de Vericación de Trama) Campo de 32bits (4 bytes) que contiene un valor de vericación CRC (Control de redundanciacíclica). El emisor calcula el CRC de toda la trama, desde el campo destino alcampo CRC suponiendo que vale 0. El receptor lo recalcula, si el valor calculado es0 la trama es valida.

1.8.3.4.7. Protocolo TCP

Para comunicar mensajes de estado y peticiones se usa este protocolo, por estar orien-tado a la conexión y poseer la capacidad de que es tolerante a errores. Si los paquetes nollegan a su destino son retransmitidos por el emisor. En este caso es sumamente importan-te que las ordenes no se pierdan ya que haría esperar inútilmente al usuario. TransmissionControl Protocol (en español Protocolo de Control de Transmisión) o TCP, es uno de losprotocolos fundamentales en Internet. Fue creado entre los años 1973 y 1974 por Vint Cerfy Robert Kahn. Muchos programas dentro de una red de datos compuesta por compu-tadoras pueden usar TCP para crear conexiones entre ellos a través de las cuales puede


90

Figura 1.87: Detalle de una trama Ethernet

enviarse un ujo de datos. El protocolo garantiza que los datos serán entregados en sudestino sin errores y en el mismo orden en que se transmitieron. También proporciona unmecanismo para distinguir distintas aplicaciones dentro de una misma máquina, a travésdel concepto de puerto. Las características del TCP son:

Orientado a la conexión: dos computadoras establecen una conexión para inter-cambiar datos. Los sistemas de los extremos se sincronizan con el otro para manejarel ujo de paquetes y adaptarse a la congestión de la red.

Operación Full-Duplex: una conexión TCP es un par de circuitos virtuales,cada uno en una dirección. Sólo los dos sistemas nales sincronizados pueden usarla conexión.

Error Checking: una técnica de checksum es usada para vericar que los paquetesno estén corruptos.

Acknowledgements: sobre recibo de uno o más paquetes, el receptor regresa unacknowledgement (reconocimiento) al transmisor indicando que recibió los paquetes.Si los paquetes no son noticados, el transmisor puede reenviar los paquetes oterminar la conexión si el transmisor cree que el receptor no está más en la conexión.

Control de ujo: si el transmisor está desbordando el buer del receptor portransmitir demasiado rápido, el receptor descarta paquetes. Los acknowledgementfallidos que llegan al transmisor le alertan para bajar la tasa de transferencia odejar de transmitir.

Servicio de recuperación de Paquetes: el receptor puede pedir la retransmisiónde un paquete. Si el paquete no es noticado como recibido (ACK), el transmisorenvía de nuevo el paquete. Los servicios conables de entrega de datos son críticos


91

para aplicaciones tales como transferencias de archivos (FTP por ejemplo), serviciosde bases de datos, proceso de transacciones y otras aplicaciones de misión críticaen las cuales la entrega de cada paquete debe ser garantizada.

Código fuente 1.8: Función de manejo de las ordenes de Matlab hacia los dispositivos yviceversa1 /*===== tcp_appcall ===========================================

2 *

3 * \brief Función llamada por uip para cada conexión TCP.

4 *

5 * \return Nada.

6 *

7 *//* ==========================================================

8 void tcp_appcall(void)

9

10 char auxiliar [10];

11

12 if (uip_conn->lport == HTONS (4012))

13

14 /* Si el puerto TCP para el cual uIP nos está llamando

15 * coincide con el elegido como ejemplo (el 4012) procesar

16 * esta llamada.

17 */

18

19 /* Si MatLab nos envía datos (se supone una cadena de

20 * caracteres) habilitar el flag.

21 */

22 if (uip_newdata () != 0)

23

24 /* Copiar la cadena al buffer de entrada y aseguramos

25 * un terminador al final.

26 */

27 memcpy(input_buffer , uip_appdata , uip_datalen ());

28 input_buffer[uip_datalen () + 1] = 0;

29 receive_scheduled = 1;

30

31

32

33 if (( FIO0PIN & (1 < <29))==0 && send_scheduled ==0 )

34 send_scheduled = 1;

35 else if (( FIO0PIN & (1 < <29))==0 && send_scheduled ==1 )


37 else if (( FIO0PIN & (1 < <29))!=0 && send_scheduled !=0 )


39

40 if (send_scheduled == 1)

41

42 uip_send(output_buffer , 10);


44

45

46

Formato de los Segmentos TCPEn el nivel de transporte, los paquetes de bits que constituyen las unidades de datos

de protocolo TCP se llaman segmentos. El formato de los segmentos TCP se muestraen el siguiente esquema:


92

+ Bits 0 - 3 4 - 7 8 - 15 16 - 310 Puerto Origen Puerto Destino32 Número de Secuencia64 Número de Acuse de Recibo (ACK)96 longitud cabecera

TCPReservado Flags Ventana

128 Suma de Vericación (Checksum) Puntero Urgente160 Opciones + Relleno (opcional)

224 Datos

Establecimiento de la conexión (negociación en tres pasos):Aunque es posible que un par de entidades nales comiencen una conexión entre ellas

simultáneamente, normalmente una de ellas abre un socket en un determinado puertoTCP y se queda a la escucha de nuevas conexiones. Es común referirse a esto comoapertura pasiva, y determina el lado servidor de una conexión. El lado cliente de unaconexión realiza una apertura activa de un puerto enviando un paquete SYN inicial alservidor como parte de la negociación en tres pasos. En el lado del servidor se compruebasi el puerto está abierto, es decir, si existe algún proceso escuchando en ese puerto. Encaso de no estarlo, se envía al cliente un paquete de respuesta con el bit RST activado, loque signica el rechazo del intento de conexión. En caso de que sí se encuentre abierto elpuerto, el lado servidor respondería a la petición SYN válida con un paquete SYN/ACK.Finalmente, el cliente debería responderle al servidor con un ACK, completando así lanegociación en tres pasos (SYN, SYN/ACK y ACK) y la fase de establecimiento deconexión.

Figura 1.88: Negociación en tres pasos o Three-way handshake

1.8.3.4.8. Resumen

Según lo descrito, con el integrado KS8721 tendríamos la capa física (capa 1), de lacapa de enlace de datos (capa 2) se encarga el hardware del microcontrolador, con la pilaTCP/IP uIP completaríamos la capa de red, transporte y sesión (capas 3, 4 y 5). Peropara poder enviar el archivo requerido todavía nos hacen falta las capas de presentacióny de aplicación (capas 6 y 7), que implementaremos con un protocolo de transferenciade archivos muy ligero en cuanto a simplicidad y uso de recursos. El protocolo a usar esel TFTP, que al igual que uIP también estaba publicado el código fuente y se ha tenidoque reacondicionar para poder usarlo con nuestra adaptación de uIP.


93

1.9. Líneas futuras de desarrollo

Como todo trabajo de desarrollo, a medida que se va avanzando se abren nuevoscaminos a desarrollar y se observa la posibilidad de profundidad más en otros. En miproyecto creo que una posible línea futura de desarrollo es la incorporación de más uti-lidades y herramientas sobre la base de datos de usuarios y la mejora del algoritmo deidenticación.

1.10. Planicación

A continuación se detalla la planicación del trabajo que se ha seguido durante laelaboración del presente proyecto.

Inicialmente se comenzó con una videocámara y varios leds infrarrojos para probar losdiferentes resultados y la viabilidad del proyecto. Luego vino la fase de documentación,donde recopiló información y se estudió la forma de enfocar el proyecto. Posteriormentese comenzaron a realizar algunas pruebas con algunos chips de imagen. Posteriormentese buscó la mejor manera de implementar un software de extracción de características.

Lo siguiente fue realizar el desarrollo de hardware y software del sistema sobre unaplaca de prototipos, donde se realizarían las pruebas y cambios necesarios para el funcio-namiento del dispositivo.

Tras comprobar que el desarrollo tanto de hardware como de software en la placade prototipo fue el esperado, se procedió a diseñar y materializar las placas de circuitoimpreso nales. En la Figura 1.89 se puede observar de forma gráca cómo fue abordadoel desarrollo.

Figura 1.89: Inversión en cada etapa del proyecto

1.11. Conclusiones

En esta intensa etapa he notado la gran diferencia que llega a existir entre la dicultadde lo planteado y lo realizable de cualquier proyecto. La experiencia también me haservido para profundizar conocimientos sobre procesamiento de imágenes, interconexiónde redes, electrónica digital, electrónica de potencia y, sobre todo, sobre el mundo de losmicrocontroladores. El hecho de ser mi primer proyecto, y que ha sido acometido conéxito, me supone un precedente personal positivo de cara al futuro.


2. Anexos

Contenido

Extracto de características de los componentes principales . . . . . 96

2.0.1. Sensor de imagen . . . . . . . . . . . . . . . . . . . . . . . . . . 96

2.0.2. IC de interfaz física . . . . . . . . . . . . . . . . . . . . . . . . 105

2.0.3. Convertidor reductor . . . . . . . . . . . . . . . . . . . . . . . . 108

2.0.4. Microcontrolador . . . . . . . . . . . . . . . . . . . . . . . . . . 112

2.0.5. Conector PoE . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

2.0.6. Regulador de tensión . . . . . . . . . . . . . . . . . . . . . . . . 118

2.1. Código . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

95

Products and specifications discussed herein are subject to change by Micron without notice.

MT9V032:1/3-Inch Wide-VGA Digital Image SensorFeatures

Micron Confidential and Proprietary

PDF: 09005aef8229db7e/Source: 09005aef812b6f87 Micron Technology, Inc., reserves the right to change products or specifications without notice.MT9V032_DS - Rev. B 3/07 EN 1 ©2006 Micron Technology, Inc. All rights reserved.

1/3-Inch Wide-VGA CMOS Digital Image SensorMT9V032

For the latest data sheet revision, refer to Micron’s Web site: www.micron.com/imaging

Features• Micron® DigitalClarity® CMOS imaging technology• Array format: Wide-VGA, active 752H x 480V

(360,960 pixels)• Global shutter photodiode pixels; simultaneous

integration and readout• Monochrome or color: Near_IR enhanced

performance for use with non-visible NIR illumination

• Readout modes: progressive or interlaced• Shutter efficiency: >99%• Simple two-wire serial interface• Register Lock capability• Window Size: User programmable to any smaller

format (QVGA, CIF, QCIF, etc.). Data rate can be maintained independent of window size

• Binning: 2 x 2 and 4 x 4 of the full resolution• ADC: On-chip, 10-bit column-parallel (option to

operate in 12-bit to 10-bit companding mode)• Automatic Controls: Auto exposure control (AEC)

and auto gain control (AGC); variable regional and variable weight AEC/AGC

• Support for four unique serial control register IDs to control multiple imagers on the same bus

• Data output formats: – Single sensor mode:

10-bit parallel/stand-alone8-bit or 10-bit serial LVDS

– Stereo sensor mode:Interspersed 8-bit serial LVDS

Applications• Security• High dynamic range imaging• Unattended surveillance• Stereo vision • Video as input• Machine vision• Automation

Table 1: Key Performance Parameters

Ordering Information

Parameter ValueOptical format 1/3-inch Active imager size 4.51mm(H) x 2.88mm(V)

5.35mm diagonalActive pixels 752H x 480VPixel size 6.0µm x 6.0µmColor filter array Monochrome or color RGB Bayer

patternShutter type Global shutter—TrueSNAP!Maximum data rate/ master clock

26.6 MPS/26.6 MHz

Full resolution 752 x 480Frame rate 60 fps (at full resolution)ADC resolution 10-bit column-parallelResponsivity 4.8 V/lux-sec (550nm)Dynamic range >55dB linear;

>80dB"100dB in HiDy modeSupply voltage 3.3V +0.3V#$all supplies)Power consumption <320mW at maximum data rate;

100µW standby powerOperating temperature

–30°C to +70°C

Packaging 48-pin CLCC

Table 2: Available Part Numbers

Part Number Description

MT9V032C12STM ES 48-pin CLCC (mono)MT9V032C12STC ES 48-pin CLCC (color)MT9V032C12STMD ES 48-pin CLCC demo kit (mono)MT9V032C12STMH ES 48-pin CLCC headboard only

(mono)MT9V032C12STCD ES 48-pin CLCC demo kit (color)MT9V032C12STCH ES 48-pin CLCC headboard only

(color)

96 2. Anexos


PDF: 09005aef8229db7e/Source: 09005aef812b6f87 Micron Technology, Inc., reserves the right to change products or specifications without notice.MT9V032 _DS - Rev. B 3/07 EN 2 ©2006 Micron Technology, Inc. All rights reserved.

MT9V032: 1/3-Inch Wide-VGA Digital Image SensorGeneral Description


General DescriptionThe Micron® Imaging MT9V032is a 1/3-inch wide-VGA format CMOS active-pixel digital image sensor with global shutter and high dynamic range (HDR) operation. The sensor has specifically been designed to support the demanding interior and exterior surveil-lance imaging needs, which makes this part ideal for a wide variety of imaging applica-tions in real-world environments.

This wide-VGA CMOS image sensor features DigitalClarity%Micron’s breakthrough low-noise CMOS imaging technology that achieves CCD image quality (based on signal-to-noise ratio and low-light sensitivity) while maintaining the inherent size, cost, and inte-gration advantages of CMOS.

The active imaging pixel array is 752H x 480V. It incorporates sophisticated camera func-tions on-chip—such as binning 2 x 2 and 4 x 4, to improve sensitivity when operating in smaller resolutions—as well as windowing, column and row mirroring. It is program-mable through a simple two-wire serial interface.

The MT9V032 can be operated in its default mode or be programmed for frame size, exposure, gain setting, and other parameters. The default mode outputs a wide-VGA-size image at 60 frames per second (fps).

An on-chip analog-to-digital converter (ADC) provides 10 bits per pixel. A 12-bit resolu-tion companded for 10 bits for small signals can be alternatively enabled, allowing more accurate digitization for darker areas in the image.

In addition to a traditional, parallel logic output the MT9V032 also features a serial low-voltage differential signaling (LVDS) output. The sensor can be operated in a stereo-camera, and the sensor, designated as a stereo-master, is able to merge the data from itself and the stereo-slave sensor into one serial LVDS stream.

Figure 1: Block Diagram

ParallelVideoData Out

SerialRegisterI/O

Control Register

ADCs

Active-PixelSensor (APS)

Array752H x 480V

Timing and Control

Digital Processing

Analog Processing

Serial VideoLVDS OutSlave Video LVDS In

(for stereo applications only)

2. Anexos 97



MT9V032: 1/3-Inch Wide-VGA Digital Image SensorPin Descriptions


Notes: 1. Pin 29 (RSVD) must be tied to GND.2. Output Enable (OE) tri-states signals DOUT0–DOUT9. No other signals are tri-stated with OE.3. No connect. These pins must be left floating for proper operation.

Figure 3: Typical Configuration (Connection)—Parallel Output Mode

Note: LVDS signals are to be left floating.

5 SER_DATAOUT_P Output Serial data out (differential positive).1, 14 VDD Supply Digital power 3.3V.35, 39 VAA Supply Analog power 3.3V.

40 VAAPIX Supply Pixel power 3.3V. 6 VDDLVDS Supply Dedicated power for LVDS pads.

7, 12 LVDSGND Ground Dedicated GND for LVDS pads.13, 48 DGND Ground Digital GND.34, 38 AGND Ground Analog GND.36, 37 NC NC No connect. 3

Table 3: Pin Descriptions (continued)Only pins DOUT0 through DOUT9 may be tri-stated.

48-Pin LLCC Numbers Symbol Type Description Note

SYSCLKLINE_VALID

FRAME_VALIDPIXCLK

DOUT(9:0)

STANDBYEXPOSURE

RSVD

S_CTRL_ADR0S_CTRL_ADR1

LVDSGND

LED_OUTERROR

SDATASCLK

RESET#OE

VDDLVDS

AGNDDGND

VDD VAA VAAPIX

Master Clock

0.1µF

To Controller

STANDBY fromController orDigital GND

Two-WireSerial Interface

VDD VAA VAAPIX

To LED output

10K!

1.5K!

98 2. Anexos



MT9V032: 1/3-Inch Wide-VGA Digital Image SensorFeature Description


Digital Gain

Digital gain is controlled by:• R0x99–R0xA4 tile coordinates• R0x80–R0x98 tiled digital gain and weight

In the MT9V032, the image may be divided into 25 tiles, as shown in Figure 25, through the two-wire serial interface, and apply digital gain individually to each tile.

Figure 25: Tiled Sample

Registers 0x99–0x9E and 0x9F–0xA4 represent the coordinates X0/5-X5/5 and Y0/5-Y5/5 in Figure 25, respectively.

Digital gains of registers 0x80–0x98 apply to their corresponding tiles. The MT9V032 supports a digital gain of 0.25-3.75X.

The formula for digital gain setting is:

Digital gain = Bits[3:0] x 0.25 (EQ 11)

X0/5 X1/5 X2/5 X3/5 X5/5 X5/5Y0/5

Y1/5

Y2/5

Y3/5

Y4/5

Y5/5

x0_y0 x1_y0 x4_y0

x0_y1 x1_y1 x4_y1

x0_y2 x1_y2 x4_y2

x0_y3 x1_y3 x4_y3

x0_y4 x1_y4 x4_y4

2. Anexos 99



MT9V032: 1/3-Inch Wide-VGA Digital Image SensorPackage Dimensions


Package Dimensions

Figure 45: 48-Pin CLCC Package Outline Drawing

Notes: 1. All dimensions in millimeters.2. Optical center = Package center

Seating plane

4.4

11.43

5.215 5.715

Lid material: borosilicate glass 0.55 thickness

Wall material: alumina ceramic Substrate material: alumina ceramic 0.7 thickness

8.8

4.4 5.715

4.84 5.215

0.8 TYP 1.75

0.8 TYP

8.8

48 1

10.9 ±0.1 CTR

47X 1.0 ±0.2

48X R 0.15

48X 0.40 ±0.05

11.43 10.9 ±0.1 CTR

Lead finish: Au plating, 0.50 microns

minimum thickness over Ni plating, 1.27 microns

minimum thickness

2.3 ±0.2

1.7

N 1 O i l k

First clear pixel

Optical center1 C A

B

Optical area

Optical area: Maximum rotation of optical area relative to package edges: 1º Maximum tilt of optical area relative to seating plane A : 50 microns Maximum tilt of optical area relative to top of cover glass D : 100 microns

A

D

0.90 for reference only

1.400 ±0.125

0.35 for reference only

V CTR Ø0.20 A B C

H CTR Ø0.20 A B C

Image sensor die: 0.675 thickness

0.10 A 0.05

0.2 4X

100 2. Anexos


AL422

AL422B April 27, 2004 4

1.0 Description

The AL422 consists of 3M-bits of DRAM, and is configured as 393,216 words x 8 bit FIFO (first in first out). The interface is very user-friendly since all complicated DRAM operations are already managed by the internal DRAM controller.

Current sources of similar memory (field memory) in the market provide limited memory size which is only enough for holding one TV field, but not enough to hold a whole PC video frame which normally contains 640x480 or 720x480 bytes. The AverLogic AL422 provides 50% more memory to support high resolution for digital PC graphics or video applications. The 50% increase in speed also expands the range of applications.

2.0 Features

384K (393,216) x 8 bits FIFO organization Support VGA, CCIR, NTSC, PAL and HDTV resolutions Independent read/write operations (different I/O data rates acceptable) High speed asynchronous serial access Read/write cycle time: 20ns Access time: 15ns Output enable control (data skipping) Self refresh 5V or 3.3V power supply Standard 28-pin SOP package

3.0 Applications

Multimedia systems Video capture systems Video editing systems Scan rate converters TV’s picture in picture feature Time base correction (TBC) Frame synchronizer Digital video camera Buffer for communications systems

4.0 Ordering Information

Part number Package Power Supply Status

AL422B 28-pin plastic SOP +5/+3.3 volt Shipping

AL422B-PBF 28-pin plastic SOP +5/+3.3 volt Shipping

2. Anexos 101


AL422

AL422B April 27, 2004 14

8.0 Functional Description The AL422 is a video frame buffer consisting of DRAM that works like a FIFO which is long enough to hold up to 819x480 bytes of picture information and fast enough to operate at 50MHz. The functional block diagram is as follows:

The I/O pinouts and functions are described as follows:

DI7~DI0 Data Input: Data is input on the rising edge of the cycle of WCK when /WE is pulled low (enabled).

DO7~DO0 Data Output: Data output is synchronized with the RCK clock. Data is obtained at the rising edge of the RCK clock when /RE is pulled low. The access time is defined from the rising edge of the RCK cycle.

WCK Write Clock Input: The write data input is synchronized with this clock. Write data is input at the rising edge of the WCK cycle when /WE is pulled low (enabled). The internal write address pointer is incremented automatically with this clock input.

RCK Read Clock Input: The read data output is synchronized with this clock. Read data output at the rising edge of the RCK cycle when /OE is pulled low (enabled). The internal read address pointer is incremented with this clock input.

/WE Write Enable Input: /WE controls the enabling/disabling of the data input. When /WE is pulled low, input data is acquired at the rising edge of the WCK cycle. When /WE is pulled high, the memory does not accept data input. The write address pointer is stopped at the current position. /WE signal is fetched at the rising edge of the WCK cycle.

384k x8Memory Cell

Array

WriteData

Register

InputBuffer

ReadData

Register

OutputBuffer

Timing Generator& Arbiter

WriteAddressCounter

ReadAddressCounter

Refresh AddressCounter

DI7~DI0

DO7~DO0

/OE

RCK

/RRST

/RE

WCK

/WRST

/WE

AL422-03 Block Diagram

102 2. Anexos


AL422

AL422B April 27, 2004 17

The 3.3V configuration (direct replacement of the previous AL422V3) is as follows:

8.3 Restrictions

8.3.1 Irregular Read/Write

It is recommended that the WCK and RCK are kept running at least 1MHz at all times. The faster one of WCK and RCK is used as the DRAM refresh timing clock and has to be kept free running. When irregular FIFO I/O control is needed, keep the clock free running and use /WE or /RE to control the I/O as follows:

The following drawing shows irregular clock and should be avoided:

VDD DEC

5V

AL422B

0.1uF 2.2uF

VDD DEC

3.3V

AL422B3.3V

0.1uF 0.1uF

10 19

Data

/WE

AL422-17 Slow Write - Correct

WCK

2. Anexos 103


AL422

AL422B April 27, 2004 19

9.0 Mechanical Drawing

28 PIN PLASTIC SOP:

104 2. Anexos


KS8721BL/SL 3.3V Single Power Supply 10/100BASE-TX/FX

MII Physical Layer Transceiver

Rev. 1.3

Micrel Inc. • 2180 Fortune Drive • San Jose, CA 95131 • USA • tel +1 (408) 944-0800 • fax + 1 (408) 474-1000 • http://www.micrel.com

June 2009 M9999-062509-1.3

General Description Operating with a 2.5V core to meet low-voltage and low-power requirements, the KS8721BL and KS8721SL are 10BASE-T/100BASE-TX/FX Physical Layer Transceivers that use MII and RMII interfaces to transmit and receive data. They contain 10BASE-T Physical Medium Attachment (PMA), Physical Medium Dependent (PMD), and Physical Coding Sub-layer (PCS) functions. The KS8721BL/SL also have on-chip 10BASE-T output filtering. This eliminates the need for external filters and allows a single set of line magnetics to be used to meet requirements for both 100BASE-TX and 10BASE-T. The KS8721BL/SL automatically configure themselves for 100 or 10Mbps and full- or half-duplex operation, using an on-chip auto-negotiation algorithm. They are the ideal physical layer transceiver for 100BASE-TX/ 10BASE-T applications.

Features • Single chip 100BASE-TX/100BASE-FX/10BASE-T

physical layer solution • 2.5V CMOS design; 2.5/3.3V tolerance on I/O • 3.3V single power supply with built-in voltage

regulator; Power consumption <340mW (including output driver current)

• Fully compliant to IEEE 802.3u standard • Supports MII and Reduced MII (RMII) • Supports 10BASE-T, 100BASE-TX, and 100BASE-FX

with Far_End_Fault Detection • Supports power-down and power-saving modes • Configurable through MII serial management ports or

via external control pins

Functional Diagram

2. Anexos 105


Micrel, Inc. KS8721BL/SL

June 2009 18 M9999-062509-1.3

Circuit Design Reference for Power Supply Micrel’s integrated built-in, voltage regulator technology and thoughtful implementation allows the user to save BOM cost on both existing and future designs with the use of the new KS8721BL/SL single supply, single port 10/100 Ethernet PHY.

7

24

+3.3V

KS8721BL/SL

8 12 23 35 36 39 43 44

VDDI/O

VDDI/O

VDDC VDDPLL

VoltageRegulator

10F

+2.5V +2.5VPLL

Ferrite Bead

10F 10F 10F

13 47

+2.5VA

Ferrite Bead

VD

DTX

OUTIN

GND

42 31 38

10F 10F

VDD

RX

VDD

RC

V

Figure 4. Circuit Design

The circuit design in Figure 4 shows the power connections for the power supply: the 3.3V to VDDI/O is the only input power source and the 2.5V at VDDRCV, pin 38, is the output of the voltage regulator that needs to supply through the rest of the 2.5V VDD pins via the 2.5V power plane. The 2.5V VDD pins make the drop-in replacement with the existing KS8721B/BT part. Table 2 shows the drop-in replacement from the existing KS8721B/BT to the KS8721SL/BL. Please contact your local Micrel FAE for Application Note AN-117, “Drop-in Replacement with KS8721BT.”

2.5V/3.3V Supply 3.3V Supply with Built-in Regulator Part Number Package Part Number Package KS8721B 48-SSOP KS8721SL 48-SSOP KS8721BT 48-TQFP KS8721BL 48-LQFP KS8721BI 48-SSOP KS8721SLI 48-SSOP

Table 2. Drop-In Replacement

106 2. Anexos


Micrel, Inc. KS8721BL/SL

June 2009 35 M9999-062509-1.3

48-Pin LQFP (LQ)

MICREL, INC. 2180 FORTUNE DRIVE SAN JOSE, CA 95131 USA TEL +1 (408) 944-0800 FAX +1 (408) 474-1000 WEB http:/www.micrel.com

The information furnished by Micrel in this data sheet is believed to be accurate and reliable. However, no responsibility is assumed by Micrel for

its use. Micrel reserves the right to change circuitry and specifications at any time without notification to the customer.

Micrel Products are not designed or authorized for use as components in life support appliances, devices or systems where malfunction of a product can reasonably be expected to result in personal injury. Life support devices or systems are devices or systems that (a) are intended for

surgical implant into the body or (b) support or sustain life, and whose failure to perform can be reasonably expected to result in a significant injury to the user. A Purchaser’s use or sale of Micrel Products for use in life support appliances, devices or systems is a Purchaser’s own risk

and Purchaser agrees to fully indemnify Micrel for any damages resulting from such use or sale.

© 2004 Micrel, Incorporated.

2. Anexos 107


LM5085December 17, 2009

75V Constant On-Time PFET Buck Switching ControllerGeneral DescriptionThe LM5085 is a high efficiency PFET switching regulatorcontroller that can be used to quickly and easily develop asmall, efficient buck regulator for a wide range of applications.This high voltage controller contains a PFET gate driver anda high voltage bias regulator which operates over a wide 4.5Vto 75V input range. The constant on-time regulation principlerequires no loop compensation, simplifies circuit implemen-tation, and results in ultra-fast load transient response. Theoperating frequency remains nearly constant with line andload variations due to the inverse relationship between theinput voltage and the on-time. The PFET architecture allows100% duty cycle operation for a low dropout voltage. Eitherthe RDS(ON) of the PFET or an external sense resistor can beused to sense current for over-current detection.

Features LM5085Q is an Automotive Grade product that is AEC-

Q100 grade 1 qualified (-40°C to 125°C operating junctiontemperature)

Wide 4.5V to 75V input voltage range

Adjustable current limit using RDS(ON) or a current senseresistor

Programmable switching frequency to 1MHz

No loop compensation required

Ultra-Fast transient response

Nearly constant operating frequency with line and loadvariations

Adjustable output voltage from 1.25V

Precision ±2% feedback reference

Capable of 100% duty cycle operation

Internal soft-start timer

Integrated high voltage bias regulator

Thermal shutdown

Package MSOP-8EP

MSOP-8

LLP-8 (3 mm x 3 mm)

Typical Application, Basic Step Down Controller

30057701

© 2009 National Semiconductor Corporation 300577 www.national.com

LM

50

85

75

V C

on

sta

nt O

n-T

ime

PF

ET

Bu

ck

Sw

itch

ing

Co

ntro

ller

108 2. Anexos


Block Diagram

30057719

Sense resistor method shown for current limit detection.

Minimum output ripple configuration shown.

www.national.com 10

LM

5085

2. Anexos 109


For tON in Equation 11 use the minimum on-time at the SWnode. To determine this time period add the “Minimum on-time in current limit” specified in the Electrical Characteristics(tON-4) to the difference of the turn-off and turn-on delays ofthe PFET. For tOFF use the value in the graph “Off-Time vs.VIN and VFB”, or use Equation 8, where VFB is equal to zerovolts. When using the minimum or maximum limits of those

specifications to determine worst case situations, the toler-ance of the minimum on-time (tON-4) and the current limit off-times (tOFF(CL1) through tOFF(CL4)) track each other over theprocess and temperature variations. A device which has anon-time at the high end of the range will have an off-time thatis at the high end of its range.

30057725

FIGURE 2. Current Limit Sensing

VCC REGULATOR

The VCC regulator provides a regulated voltage between theVIN and the VCC pins to provide the bias and gate current forthe PFET gate driver. The 0.47 µF capacitor at the VCC pinmust be a low ESR capacitor, preferably ceramic as it pro-vides the high surge current for the PFET’s gate at each turn-on. The capacitor must be located as close as possible to theVIN and VCC pins to minimize inductance in the PC boardtraces.

Referring to the graph “VCC vs. VIN”, the voltage across theVCC regulator (VIN – VCC) is equal to VIN until VIN reachesapproximately 8.5V. At higher values of VIN, the voltage atthe VCC pin is regulated at approximately 7.7V below VIN.The VCC regulator has a maximum current capability of atleast 20 mA. The regulator is disabled when the LM5085 isshutdown using the RT pin, or when the thermal shutdown isactivated.

PGATE DRIVER OUTPUT

The PGATE pin output swings between VIN (Q1 off) and theVCC pin voltage (Q1 on). The rise and fall times depend onthe PFET gate capacitance and the source and sink currentsprovided by the internal gate driver. See the Electrical Chara-teristics for the current capability of the driver.

P-CHANNEL MOSFET SELECTION

The PFET must be rated for the maximum input voltage, withsome margin above that to allow for transients and ringingwhich can occur on the supply line and the switching node.The gate-to-source voltage (VGS) normally provided to thePFET is 7.7 volts for VIN greater than 8.5V. However, if thecircuit is to be operated at lower values of VIN, the selectedPFET must be able to fully turn-on with a VGS voltage equalto VIN. The minimum input operating voltage for the LM5085is 4.5V.

Similar to NFETs, the case or exposed thermal pad for aPFET is electrically connected to the drain terminal. Whendesigning a PFET buck regulator the drain terminal is con-nected to the switching node. This situation requires a trade-off between thermal and EMI performance since increasingthe PC board area of the switching node to aid the PFETpower dissipation also increases radiated noise, possibly dis-rupting the circuit operation. Typically the switching node areais kept to a reasonable minimum and the PFET peak currentis derated to stay within the recommended temperature ratingof the PFET. The RDS(ON) of the PFET determines a portionof the power dissipation in the PFET. However, PFETs withvery low RDS(ON) usually have large values of gate charge. APFET with a higher gate charge has a corresponding slowerswitching speed, leading to higher switching losses and af-fecting the PFET power dissipation.

If the PFET RDS(ON) is used for current limit detection, notethat it typically has a positive temperature coefficient. At 100°C the RDS(ON) may be as much as 50% higher than the valueat 25°C which could result in incorrect current limiting if notaccounted for when determining the value of the RADJ resistor.The PFET Total Gate Charge determines most of the powerdissipation in the LM5085 due to the repetitive charge anddischarge of the PFET’s gate capacitance by the gate driver(powered from the VCC regulator). The LM5085’s internalpower dissipation can be calculated from the following:

PDISS = VIN x ((QG x FS) + IIN) (12)

where QG is the PFET's Total Gate Charge obtained from itsdatasheet, FS is the switching frequency, and IIN is theLM5085's operating current obtained from the graph "InputOperating Current vs. VIN". Using the Thermal Resistancespecifications in the Electrical Characteristics table, the ap-proximate junction temperature can be determined. If thecalculated junction temperature is near the maximum oper-ating temperature of 125°C, either the switching frequency

13 www.national.com

LM

5085

110 2. Anexos


CVCC: The capacitor at the VCC pin (from VIN to VCC) pro-vides not only noise filtering and stability for the VCC regula-tor, but also provides the surge current for the PFET gatedrive. The typical recommended value for CVCC is 0.47 µF. Agood quality, low ESR, ceramic capacitor is recommended.CVCC must be located as close as possible to the VIN andVCC pins. If the selected PFET has a Total Gate Chargespecification of 100 nC or larger, or if the circuit is required tooperate at input voltages below 7 volts, a larger capacitor maybe required. The maximum recommended value for CVCC is1 µF.

IC Power Dissipation: The maximum power dissipated in theLM5085 package is calculated using Equation 12 at the max-

imum input voltage. The Total Gate Charge for the Si7465PFET is specified to be 40 nC (max) in its data sheet. There-fore the total power dissipation within the LM5085 is calcu-lated to be:

PDISS = 55V x ((40 nC x 300 kHz) + 1.4 mA) = 737 mW

Using an MSOP-8EP package with a θJA of 46°C/W producesa temperature rise of 34°C from junction to ambient.

Final Design Example CircuitThe final circuit is shown in Figure 4, and its performance ispresented in Figure 5 through Figure 8.

30057742

FIGURE 4. Example Circuit

www.national.com 16

LM

5085

2. Anexos 111


1. General description

The LPC2364/65/66/67/68 microcontrollers are based on a 16-bit/32-bit ARM7TDMI-S CPU with real-time emulation that combines the microcontroller with up to 512 kB of embedded high-speed flash memory. A 128-bit wide memory interface and a unique accelerator architecture enable 32-bit code execution at the maximum clock rate. For critical performance in interrupt service routines and DSP algorithms, this increases performance up to 30 % over Thumb mode. For critical code size applications, the alternative 16-bit Thumb mode reduces code by more than 30 % with minimal performance penalty.

The LPC2364/65/66/67/68 are ideal for multi-purpose serial communication applications. They incorporate a 10/100 Ethernet Media Access Controller (MAC), USB full speed device with 4 kB of endpoint RAM (LPC2364/66/68 only), four UARTs, two CAN channels (LPC2364/66/68 only), an SPI interface, two Synchronous Serial Ports (SSP), three I2C interfaces, and an I2S interface. This blend of serial communications interfaces combined with an on-chip 4 MHz internal oscillator, SRAM of up to 32 kB, 16 kB SRAM for Ethernet, 8 kB SRAM for USB and general purpose use, together with 2 kB battery powered SRAM make these devices very well suited for communication gateways and protocol converters. Various 32-bit timers, an improved 10-bit ADC, 10-bit DAC, one PWM unit, a CAN control unit (LPC2364/66/68 only), and up to 70 fast GPIO lines with up to 12 edge or level sensitive external interrupt pins make these microcontrollers particularly suitable for industrial control and medical systems.

2. Features

ARM7TDMI-S processor, running at up to 72 MHzUp to 512 kB on-chip flash program memory with In-System Programming (ISP) and In-Application Programming (IAP) capabilities. Flash program memory is on the ARM local bus for high performance CPU access.8 kB/32 kB of SRAM on the ARM local bus for high performance CPU access.16 kB SRAM for Ethernet interface. Can also be used as general purpose SRAM.8 kB SRAM for general purpose DMA use also accessible by the USB.Dual Advanced High-performance Bus (AHB) system that provides for simultaneous Ethernet DMA, USB DMA, and program execution from on-chip flash with no contention between those functions. A bus bridge allows the Ethernet DMA to access the other AHB subsystem.Advanced Vectored Interrupt Controller (VIC), supporting up to 32 vectored interrupts.General Purpose DMA controller (GPDMA) on AHB that can be used with the SSP serial interfaces, the I2S port, and the Secure Digital/MultiMediaCard (SD/MMC) card port, as well as for memory-to-memory transfers.

LPC2364/65/66/67/68Single-chip 16-bit/32-bit microcontrollers; up to 512 kB flash with ISP/IAP, Ethernet, USB 2.0, CAN, and 10-bit ADC/DACRev. 06 — 1 February 2010 Product data sheet

112 2. Anexos


LPC2364_65_66_67_68_6 © NXP B.V. 2010. All rights reserved.

Product data sheet Rev. 06 — 1 February 2010 5 of 59

NXP Semiconductors LPC2364/65/66/67/68Single-chip 16-bit/32-bit microcontrollers

5. Block diagram

(1) LPC2367/68 only.(2) LPC2364/66/68 only.

Fig 1. LPC2364/65/66/67/68 block diagram

PWM1

ARM7TDMI-S

PLL

EINT3 to EINT0

FLASH

P3, P4P0, P1, P2,

LEGACY GPI/O52 PINS TOTAL

P0, P1

SCK, SCK0MOSI, MOSI0

SSEL, SSEL0

SCK1MOSI1MISO1SSEL1

SCL0, SCL1, SCL2

I2SRX_CLKI2STX_CLKI2SRX_WSI2STX_WS

6 × AD0

RTCX1RTCX2

MCICLK, MCIPWR

RXD0, RXD2, RXD3

TXD1RXD1

RD1, RD2TD1, TD2

CAN1, CAN2(2)

USB_D+, USB_D−

XTAL1

TCK TDOEXTIN0

XTAL2

RESETTRST

TDITMS

HIGH-SPEEDGPI/O

70 PINSTOTAL

LPC2364/65/66/67/68

8/32 kBSRAM

128/256/512 kBFLASH

INTERNALCONTROLLERS

TEST/DEBUGINTERFACE

EM

ULA

TIO

NT

RA

CE

MO

DU

LE

trace signals

AHBBRIDGE

AHBBRIDGE

ETHERNETMAC WITH

DMA

16 kBSRAM

MASTERPORT

AHB TOAHB BRIDGE

SLAVEPORT

systemclock

SYSTEMFUNCTIONS

INTERNAL RCOSCILLATOR

VDDA

VDD(3V3)

VREFVSSA, VSS

VECTOREDINTERRUPT

CONTROLLER

8 kBSRAM

USB WITH4 kB RAM

AND DMA(2)

GP DMACONTROLLER

I2S INTERFACE

SPI, SSP0 INTERFACE

I2SRX_SDAI2STX_SDA

MISO, MISO0

SSP1 INTERFACE

SD/MMC CARDINTERFACE(1) MCICMD,

MCIDAT[3:0]

TXD0, TXD2, TXD3UART0, UART2, UART3

UART1 DTR1, RTS1

DSR1, CTS1, DCD1,RI1

I2C0, I2C1, I2C2 SDA0, SDA1, SDA2

EXTERNAL INTERRUPTS

CAPTURE/COMPARETIMER0/TIMER1/TIMER2/TIMER3

A/D CONVERTER

D/A CONVERTER

2 kB BATTERY RAM

RTCOSCILLATOR

REAL-TIME

CLOCK

WATCHDOG TIMER

SYSTEM CONTROL

2 × CAP0/CAP1/CAP2/CAP3

4 × MAT2,2 × MAT0/MAT1/

MAT3

6 × PWM1

2 × PCAP1

AOUT

VBAT

AHB TOAPB BRIDGE

SRAM

RMII(8)

VBUS

USB_CONNECTUSB_UP_LED

002aac566

P0, P2

power domain 2

AHB2 AHB1

power domain 2

VDD(DCDC)(3V3)

2. Anexos 113





7.5 Interrupt controllerThe ARM processor core has two interrupt inputs called Interrupt Request (IRQ) and Fast Interrupt Request (FIQ). The VIC takes 32 interrupt request inputs which can be programmed as FIQ or vectored IRQ types. The programmable assignment scheme means that priorities of interrupts from the various peripherals can be dynamically assigned and adjusted.

Fig 4. LPC2364/65/66/67/68 memory map

0.0 GB

1.0 GB

TOTAL OF 128 kB ON-CHIP NON-VOLATILE MEMORY (LPC2364)

TOTAL OF 512 kB ON-CHIP NON-VOLATILE MEMORY (LPC2367/68)

TOTAL OF 256 kB ON-CHIP NON-VOLATILE MEMORY (LPC2365/66)

0x0000 0000

0x0001 FFFF0x0002 00000x0003 FFFF

0x0007 FFFF0x0008 0000

0x0004 0000

RESERVED FOR ON-CHIP MEMORY

8 kB LOCAL ON-CHIP STATIC RAM (LPC2364)

32 kB LOCAL ON-CHIP STATIC RAM (LPC2365/66/67/68)

RESERVED ADDRESS SPACE


0x4000 0000

0x4000 2000

0x4000 8000

0x7FD0 0000

0x7FE0 0000

0x7FD0 1FFF

0x7FE0 3FFF

0x4000 1FFF

0x4000 7FFF

2.0 GB 0x8000 0000

BOOT ROM AND BOOT FLASH(BOOT FLASH REMAPPED FROM ON-CHIP FLASH)

3.0 GB 0xC000 0000


3.75 GB

4.0 GB

3.5 GB

AHB PERIPHERALS

APB PERIPHERALS

0xE000 0000

0xF000 0000

0xFFFF FFFF

GENERAL PURPOSE OR USB RAM (8 KB)

ETHERNET RAM (16 kB)

002aac577

114 2. Anexos





14. Package outline

Fig 19. Package outline SOT407-1 (LQFP100)

UNITA

max. A1 A2 A3 bp c E(1) e HE L Lp Zywv θ

REFERENCESOUTLINEVERSION

EUROPEANPROJECTION ISSUE DATE

IEC JEDEC JEITA

mm 1.6 0.150.05

1.451.35

0.250.270.17

0.200.09

14.113.9

0.516.2515.75

1.150.85

70

o

o0.08 0.080.21

DIMENSIONS (mm are the original dimensions)

Note

1. Plastic or metal protrusions of 0.25 mm maximum per side are not included.

0.750.45

SOT407-1 136E20 MS-02600-02-0103-02-20

D(1) (1)(1)

14.113.9

HD

16.2515.75

EZ

1.150.85

D

bp

e

θ

EA1

A

L p

detail X

L

(A )3

B

25

c

DH

bp

EH A2

v M B

D

ZD

A

ZE

e

v M A

X

1100

7675 51

50

26

y

pin 1 index

w M

w M

0 5 10 mm

scale

LQFP100: plastic low profile quad flat package; 100 leads; body 14 x 14 x 1.4 mm SOT407-1

2. Anexos 115


Electrical Specifications @ 25°C — Operating Temperature 0°C to +70°C

NOTES: 1. Both transmit and receive channels meet IEEE 802.3i/u (10/100 Base-T)

and IEEE 802.3af (10/100 Base-T PoE) specifications. 2. LEDs Left/Right: Y-G = Bicolor: yellow/green; G = green.

Features and Benefits:

RoHS- peak wave solder temperature rating 260°C

Single port Connector for PoE applications

Contains Surge Suppression to protect IC from power spikes

Mating Force Unmating Force Plug to Jack Part Number

(MAX) (MAX) Durability

Retention (MIN)

JK0 Series 5lbs./2.268kgs. 5lbs./2.268kgs. 500 Insertions 20lbs./9.072kgs.

RJ45 Durability Testing Rating

PulseJackTM PowerJack T12

Description:

10/100 Base-TX RJ45 single port with LEDs and integrated magnetics – Designed for most leading PHY manufacturers with the addition of Power Feeding over the signal pairs according to IEEE 802.3af

www.pulseeng.com

NOTES:1. Connector dimensions comply with FCC dimension requirements.

2. NL parts are tin matte finish over nickel.

3. MSL - Moisture Sensitivity Level class limits = 1 to 5 (Highest: 1; Lowest: 5).

Part Shield Contact Housing MSL3 Number Material Finish Material Plating Area Solder Area2

Material Specification

Rating

JK0 20-40µ inches thick nickel Phosphor 15µ inches gold over Tin matte finish

Series Brass

over brass Bronze 30-80µ inches nickel Thermoplastic UL 94 V-0 1

RJ45 Material Specification

USA 858 674 8100 Germany 49 7032 7806 0 Singapore 65 6287 8998 Shanghai 86 21 62787060 China 86 755 33966678 Taiwan 886 3 4643715

www.pulseeng.com J415.E (10/09)

RoHSCompliant

Tab Option

LEDs L/R

Insertion Loss

TX/RX (dB TYP)

Return Loss (db TYP)

100W (±15W)

Crosstalk(dB TYP)

Common Mode Rejection(dB TYP)

Hipot (Vrms MIN)

1-100

MHz

1-10

MHz

30

MHz

60-90

MHz

1-10

MHz

30-60

MHz

60-100

MHz

1-50

MHz

50-130

MHz

60@

1 MIN

JK0-0020NL UP Y-G/G -1.0 -20 -16 -12 -40 -35 -30 -26 -20 1500

JK0-0025NL UP Y-G/G - 1.0 -20 -16 -12 -40 -35 -30 -26 -20 1500

JK0-0026NL UP Y-G/G - 1.0 -20 -16 -12 -40 -35 -30 -26 -20 1500

JK0-0044NL UP — - 1.0 -20 -16 -12 -40 -35 -30 -26 -20 1500

116 2. Anexos


PulseJackTM PowerJack T12

www.pulseeng.com

JK0-0044NL

JK0-0020NL/0025NL/0026NL

Mechanical

JK0-00XXNL

LED Pins

USA 858 674 8100 Germany 49 7032 7806 0 Singapore 65 6287 8998 Shanghai 86 21 62787060 China 86 755 33966678 Taiwan 886 3 4643715

www.pulseeng.com J415.E (10/09)

2. Anexos 117


LM1117/LM1117I800mA Low-Dropout Linear RegulatorGeneral DescriptionThe LM1117 is a series of low dropout voltage regulatorswith a dropout of 1.2V at 800mA of load current. It has thesame pin-out as National Semiconductor’s industry standardLM317.

The LM1117 is available in an adjustable version, which canset the output voltage from 1.25V to 13.8V with only twoexternal resistors. In addition, it is also available in five fixedvoltages, 1.8V, 2.5V, 2.85V, 3.3V, and 5V.

The LM1117 offers current limiting and thermal shutdown. Itscircuit includes a zener trimmed bandgap reference to as-sure output voltage accuracy to within ±1%.

The LM1117 series is available in LLP, TO-263, SOT-223,TO-220, and TO-252 D-PAK packages. A minimum of 10µFtantalum capacitor is required at the output to improve thetransient response and stability.

Featuresn Available in 1.8V, 2.5V, 2.85V, 3.3V, 5V, and Adjustable

Versionsn Space Saving SOT-223 and LLP Packagesn Current Limiting and Thermal Protectionn Output Current 800mAn Line Regulation 0.2% (Max)n Load Regulation 0.4% (Max)n Temperature Range

— LM1117 0˚C to 125˚C— LM1117I −40˚C to 125˚C

Applicationsn 2.85V Model for SCSI-2 Active Terminationn Post Regulator for Switching DC/DC Convertern High Efficiency Linear Regulatorsn Battery Chargern Battery Powered Instrumentation

Typical Application

Active Terminator for SCSI-2 Bus

10091905

Fixed Output Regulator

10091928

April 2006

LM1117/LM

1117I800mA

Low-D

ropoutLinear

Regulator

© 2006 National Semiconductor Corporation DS100919 www.national.com

118 2. Anexos


Block Diagram

10091901

Connection DiagramsSOT-223

10091904

Top View

TO-220

10091902

Top View

TO-252

10091938

Top View

TO-263

10091944

Top View

10091945

Side View

LLP

10091946

When using the LLP package

Pins 2, 3 & 4 must be connected together and

Pins 5, 6 & 7 must be connected together

Top View

LM1117/LM

1117I

www.national.com3

2. Anexos 119


Typical Performance Characteristics (Continued)

LM1117-5.0 Line Transient Response

10091911

Application Note

1.0 EXTERNAL CAPACITORS/STABILITY

1.1 Input Bypass Capacitor

An input capacitor is recommended. A 10µF tantalum on theinput is a suitable input bypassing for almost all applications.

1.2 Adjust Terminal Bypass Capacitor

The adjust terminal can be bypassed to ground with a by-pass capacitor (CADJ) to improve ripple rejection. This by-pass capacitor prevents ripple from being amplified as theoutput voltage is increased. At any ripple frequency, theimpedance of the CADJ should be less than R1 to prevent theripple from being amplified:

1/(2π*fRIPPLE*CADJ) < R1

The R1 is the resistor between the output and the adjust pin.Its value is normally in the range of 100-200Ω. For example,with R1 = 124Ω and fRIPPLE = 120Hz, the CADJ should be >11µF.

1.3 Output Capacitor

The output capacitor is critical in maintaining regulator sta-bility, and must meet the required conditions for both mini-mum amount of capacitance and ESR (Equivalent SeriesResistance). The minimum output capacitance required bythe LM1117 is 10µF, if a tantalum capacitor is used. Anyincrease of the output capacitance will merely improve theloop stability and transient response. The ESR of the outputcapacitor should range between 0.3Ω - 22Ω. In the case ofthe adjustable regulator, when the CADJ is used, a largeroutput capacitance (22µf tantalum) is required.

2.0 OUTPUT VOLTAGE

The LM1117 adjustable version develops a 1.25V referencevoltage, VREF, between the output and the adjust terminal.As shown in Figure 1, this voltage is applied across resistorR1 to generate a constant current I1. The current IADJ fromthe adjust terminal could introduce error to the output. Butsince it is very small (60µA) compared with the I1 and veryconstant with line and load changes, the error can be ig-

nored. The constant current I1 then flows through the outputset resistor R2 and sets the output voltage to the desiredlevel.

For fixed voltage devices, R1 and R2 are integrated insidethe devices.

3.0 LOAD REGULATION

The LM1117 regulates the voltage that appears between itsoutput and ground pins, or between its output and adjustpins. In some cases, line resistances can introduce errors tothe voltage across the load. To obtain the best load regula-tion, a few precautions are needed.

Figure 2, shows a typical application using a fixed outputregulator. The Rt1 and Rt2 are the line resistances. It isobvious that the VLOAD is less than the VOUT by the sum ofthe voltage drops along the line resistances. In this case, theload regulation seen at the RLOAD would be degraded fromthe data sheet specification. To improve this, the load shouldbe tied directly to the output terminal on the positive side anddirectly tied to the ground terminal on the negative side.

10091917

FIGURE 1. Basic Adjustable Regulator

LM1117/LM

1117I

www.national.com9

120 2. Anexos


2. Anexos 121

2.1. Código

Dada la gran extensión del código, se ha optado por incluirla solamente en el formatoelectrónico adjunto al libro.


3. Planos

Contenido

Módulo identicador . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

3.0.1. Esquemático . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

3.0.2. Cara superior de la PCB . . . . . . . . . . . . . . . . . . . . . . 127

3.0.3. Cara inferior de la PCB . . . . . . . . . . . . . . . . . . . . . . 129

3.0.4. Distribución de componentes . . . . . . . . . . . . . . . . . . . 131

3.0.5. Diseño de la carcasa exterior . . . . . . . . . . . . . . . . . . . 133

123

+3V

3

100n100n100n100n100n100n100n

10uF

10uF

100pF

L-E

UL0

805

L-E

UL0

805

6.49

k/1%

100n

GND

GND

+3V

3

10K

10uF

+3V

3

4.7K

+3V

3

1K

10K

OSCILLATORSMDGND

100n100n

100n100n

100n100n

100n100n

100n100n

GND

22p

22p

GND

GND

+3V

3

+3V3

+3V3

+3V

3

+3V

3

100n

1u

100n

10n

1n

100n100n

100n

100n100n

100n

10nDGND

AGND

AG

ND

10K

1K

1K

101010101010

10

1K

1K

10

DGND

DGND

DGND

AG

ND

DG

ND

VDD

DGND

OSCILLATORSMDVDD

100n100n

AL422b

GND

+3V

3

GND

10K

22p

1n41

48

GND

+3V

3

GND

GND

GND

4.75

K

4.75

K+3

V3

+3V

3

DARL NPN

DARL NPN

DARL NPN

POWER_JACKSMD

2.2uF/100V

GND

73.2

K 665K

0.01

/1W

47u

1n

1n

1u

10u

GND

GND

4.75K

4.75K

4.75K

49.9

/1%

49.9

/1%

10

10

LG_T

679-

E1F

1-1

560

49.9

/1%

49.9

/1%

100n2.2uF/100V

2.2uF/100V

2.2uF/100V

2.2uF/100V

LM5058

MOS

29.4

K10

K

33u

GND

+3V

3

+3V

3

+3V

3

+3V

3

10n

2.5V

2.5V

GND

GND

GND

2.5V

+3V

3

330330

2.5V

L-EUL0805

GND

GND

DGND

DGND

VDD

25K

1u

73.2

K

CTS

766

CTS

766

CTS

766

CTS

766

CTS

766

CTS

766

CTS

766

CTS

766

M10

+3V

3

10/100 Ethernet

JTAGPotencia

Cámara

FIFO

P0[0]46

P0[1]47

P0[2]98

P0[3]99

P0[4]81

P0[5]80

P0[6]79

P0[7]78

P0[8]77

P0[9]76

P0[10]48

P0[11]49

P0[15]62

P0[16]63

P0[17]61

P0[18]60

P0[19]59

P0[20]58

P0[21]57

P0[22]56

P0[23]/AD0[0]9

P0[24]/AD0[1]8

P0[25]/AD0[2]7

P0[26]/AD0[3]6

P0[27]25

P0[28]24

P0[29]/U1D+29

P0[30]/U1D-30

P1[0]/ENET_TXD095

P1[1]/ENET_TXD194

P1[4]/ENET_TX_EN93

P1[8]/ENET_CRS92

P1[9]/ENET_RXD091

P1[10]/ENET_RXD190

P1[14]/ENET_RX_ER89

P1[15]/ENET_REF_CLK88

P1[16]ENET_MDC87

P1[17]/ENET_MDIO86

P1[18]32

P1[19]33

P1[20]34

P1[21]35

P1[22]36

P1[23]37

P1[24]38

P1[25]39

P1[26]40

P1[27]43

P1[28]44

P1[29]45

P1[30]21

P1[31]20

P2[0] 75

P2[1] 74

P2[2] 73

P2[3] 70

P2[4] 69

P2[5] 68

P2[6] 67

P2[7] 66

P2[8] 65

P2[9] 64

P2[10] 53

P2[11] 52

P2[12] 51

P2[13] 50

P3[25] 27

P3[26] 26

P4[28] 82

P4[29] 85

TDO 1

TDI 2

TMS 3

TRST 4

TCK 5

RTCK 100

RSTOUT 14

RESET 17

XTAL1 22

XTAL2 23

RTCX1 16

RTCX2 18

VSS 15

VDD 28

VDD(DCDC) 13

VDDA 10

VREF 12

VBAT 19

VSSA 11

VSS 31

VSS 41

VSS 55

VSS 72

VSS 97

VSS 83

VDD 54

VDD 71

VDD 96

VDD(DCDC) 42

VDD(DCDC) 84

C7EC6EC5EC4EC3EC2EC1E

C10E

C11E

C8E

FB1

FB2

R4E

COL 21

CRS 22

FXSD 34GND18

GND212

GND323

GND435

GND536

GND639

GND743

GND844

LED026

LED127

LED228

LED329

PD# 30

PHYAD0 25

REXT 37

RST# 48

RX+33

RX-32

RXD0 6

RXD1 5

RXD2 4

RXD3 3

RXDV 9

RX_CLK 10

RX_ER 11TX+41

TX-40

TXD0 17

TXD1 18

TXD2 19

TXD3 20

TX_CLK 15

TX_EN 16

TX_ER 14

VDDC13

VDD_IO17

VDD_IO224

VDD_PLL47VDD_RCV38VDD_RX31VDD_TX42

WDC 2WDIO 1

X0 45

X1 46

U3

C1J

R11

E

C9E

R1E

R3E

R2E

EN 1GND2

OUT3 VCC 4OSC_ETHER

C10MC9M

C8MC7M

C6MC5M

C4MC3M

C2MC1M

Q1 C12M

C11MC1C

C2C

C3C

C4C

C5CC6CC7C

C8C

C9CC10C

C11C

C12

C

SHFT_CLKOUT_P2

RESET 32

STANDBY 33

SCLK 25

SDATA 24

VDD_LVDS 6

SYSCLK 47

OE 28

S_CTRL_ADR1 31

DGND 13

AGND 34

EXPOSURE 23

VDD 1

SER_DATAIN_P11

BYPASS_CLKIN_N8

LVDS_GND 12

VAA 35

DOUT045DOUT144DOUT243DOUT342DOUT441DOUT515DOUT616DOUT717DOUT818DOUT919

STFRM_OUT26

RSVD29

PIXCLK46

FRAME_VALID21

LINE_VALID20

LED_OUT27

VAA 39

LVDS_GND 7

DGND 48

AGND 38

S_CTRL_ADR0 30

SER_DATAIN_N10

BYPASS_CLKIN_P9

VDD 14

VAAPIX 40

STLN_OUT22

SER_DATAOUT_P4

SER_DATAOUT_N5

SHFT_CLKOUT_N3

R1C

R2C

R3C

R4CR5CR6CR7CR8CR9C

R12C

R13C

R14C

R15C

IN 3

AGND2

DGND1

EN 1GND2

OUT3 VCC 4OSC_CAM

C1FC2F

IC1F

DI0 1

DI1 2

DI2 3

DI3 4

DI4 11

DI5 12

DI6 13

DI7 14

DO015

DO116

DO217

DO318

DO425

DO526

DO627

DO728

WCK 9

WE 5

WRST 8RE24

RRST21

RCK20

OE22

TST7

DEC 19

VDD 10

GND0 6

GND1 23

R3M

C_RST

D1M

SW

1

R2M

R1M

IC1ADJ

IN OUT

Q2

Q3

Q4

J1C1P

R1P R2P

R3P

D2P

L1P

C7P

C8P

C6P

C2R

D1P

R3L

R2L

R1L

1 2 3 4

JP1

R9E

R10

E

R16C

R1F

LED

1RR

1R

R8E

R7E

C1RC3P

C5P

C4P

C2P VIN8

RT2ADJ 1

PGATE 6

GND4 FB 3

ISEN 5

VCC 7U$3

EXP

EXP

Q1P

R4P

R5P

C9P

C_OSC_E

TD+ 2

CT 7

TD- 9

RD+ 1

POE2+6

RD- 8

POE1+5

POE1-10

POE2-11C2A2

C1A1 R5E

R6E

L1C

D1P1

D1P2

R7P

C10PX

R6P

X

RN

1$1

RN

1$2

RN

1$3

RN

1$4

RN

1$5

RN

1$6

RN

1$7

RN

1$8

12345

JP2

6789

10

+2V5A

CRS

CRS

LED1

LED1

MDC

MDC

MDIO

MDIO

RXD0

RXD0

RXD1

RXD1

RX_ERRX_ER

TXD

TXD1

TXD1

TX_EN

TX_EN

TX_ER

NTRST

NTRST

TCK

TCK

TDI

TDI

TDO

TDO

TMS

TMS

RX_CLK

RX_CLK

RX_CLK

+2V5B

+2V5B

RTCK

RTCK

RSTN

RSTN

RSTN

CAM_RST

CAM_RST

PIXCLK

FVLV

EXPOS

EXPOS

DO0DO1DO2DO3DO4DO5DO6DO7

RCKRERRST

SCL0

SCL0SDA0

SDA0

V+

5V

5V

LED3

LED3

LED2

LED2

TXD0

LED_OUT

LED_OUT

++

+

+

+

A

B

C

D

E

F

1 2 3 4

A

B

C

D

E

F

1 2 3 4

C7E

C6E

C5E

C4E

C3E

C2E

C10E

C11E

C8E

R4E

U3

C1J

R11E

R1ER3E

R2E

C10M

C9MC8M

C6M

C5M

C3M

C2M

C1M

Q1

C12MC11MC

1C

C2C

C3C

C4C

C5C

C6C

C7C

C8C

C9C

C10C

C11C

R3C

R5C

R9C

R13C

R14C

R15C

IC1F

SW1R1M

R9E

R10E

R16C

R8E

R7E

C4P

R5E

R6E

L1C

D1P

1D

1P2

RN

1

U$1

LPC2368

C1E

FB1

FB2

C9E

OSC_ETHERC7MC4M

C12

C

IC1C

R1CR2C

R4C

R6C

R7C

R8C

R12C

U$1C

OSC_CAM

C1F

C2F

R3M

C_R

ST

D1M

R2M

IC1

Q2Q3Q4

C1P

R1P

R2P

R3P

D2P

L1P

C7P

C8P

C6P

C2R

D1P

R3L

R2L

R1L

R1F

LED1R

R1R

C1R

C3P

C5P

C2P

U$3

Q1PR

4P

R5P

C9P

C_O

SC

_E

X1

R7PC10PXR6PX

JP2

A

B

C

D

E

F

1 2 3 4

A

B

C

D

E

F

1 2 3 4

4. Presupuesto

Contenido

4.1. Cuadro de precios . . . . . . . . . . . . . . . . . . . . . . . . . . 137

4.1.1. Componentes del módulo capturador . . . . . . . . . . . . . . . 137

4.1.2. PCB del módulo capturador . . . . . . . . . . . . . . . . . . . . 139

4.1.3. Materiales caja prototipo módulo biométrico . . . . . . . . . . 139

4.2. Presupuesto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

135

136 4. Presupuesto


4. Presupuesto 137

4.1. Cuadro de precios

A continuación se muestra el cuadro de precios de cada uno de los módulos queconstituyen el proyecto, donde queda reejado el coste de los componentes que lo integran.

4.1.1. Componentes del módulo capturador

ID Unidades Descripción Costo/u Total (e)

1 2 CAP CER 1500PF 50V X7R 0603 0,013 0,026

2 2 CAP 1000PF 50V CERAMIC X7R 0805 0,049 0,098

3 5 CAP CER 2.2UF 100V X7R 1210 0,737 3,685

4 1 CAP TANT 33UF 10V 10% LOESR SMD 0,860 0,860

5 1 CAP CERAMIC 1.0UF 10V X5R 0603 0,100 0,100

6 1 INDUCTOR POWER 47UH SMD 0,600 0,600

7 1 MOSFET P-CH 100V DPAK 0,970 0,970

8 1 RES 665 OHM 1/10W 1% 0603 SMD 0,015 0,015

9 1 RES 29.4 OHM 1/10W 1% 0603 SMD 0,015 0,015

10 1 RES CURRENT SENSE .010 OHM 1W 1% 0,350 0,350

11 1 RES 73.2 OHM 1/10W 1% 0603 SMD 0,067 0,067

12 1 IC BUCK ADJ 8MSOPEP 3,090 3,090

13 1 DIODE SCHOTTKY 100V 3A SMC 0,660 0,660

14 1 IC RECT BRIDGE 400V 1.5A 4SDIP 0,530 0,530

15 1 CONN PWR JACK 2.0X6.3MM SMT 0,990 0,990

16 1 CONN 2.1MM FEMALE PLUG 5.5MM OUT 0,930 0,930

17 1 CAP CER .10UF 100V X7S 0603 0,154 0,154

18 1 CAP CER .47UF 16V X7R 0603 0,092 0,092

19 1 CAP CER 1000PF 50V X7R 10% 0603 0,016 0,016

20 3 CAP CER 22PF 50V C0G 5% 0603 0,033 0,099

21 3 CAP ELECT 10UF 100V VS SMD 0,720 2,160

22 3 DIODE GPP 1A 100V SMP 0,279 0,837

23 6 RES 4.75K OHM 1/10W 1% 0603 SMD 0,015 0,090

24 1 IC REG LDO 800MA 3.3V SOT-223 1,370 1,370

25 4 CAP TANTALUM 10UF 6.3V 20% SMD 0,200 0,800

26 1 LED CHIPLED 645NM RED DIFF 0805 0,093 0,093

27 1 RES 560 OHM 1/10W 5% 0603 SMD 0,010 0,010

28 1 CONN HEADER ZH TOP 4POS 1.5MM 0,610 0,610

29 1 CONN TERM CRIMP ZH 28-32AWG TIN 0,017 0,017

30 1 CONN HOUSING ZH 4POS 1.5MM WHT 0,060 0,060


138 4. Presupuesto


31 3 TRANSISTOR DARL NPN 30V SOT23-3 0,272 0,816

32 1 CONN HEADR 2.54MM 20POS GOLD SMD 1,060 1,060

33 1 OSC 50.0000 MHZ 3.3V SMT 1,840 1,840

34 3 FERRITE CHIP 2200OHMS 200MA 0805 0,096 0,288

35 4 RES 49.9 OHM 1/10W 1% 0603 SMD 0,013 0,055

36 1 RES 6.49 OHM 1/10W 1% 0603 SMD 0,081 0,081

37 2 RES 330 OHM 1/10W 5% 0603 SMD 0,009 0,018

38 1 CAP CER 100PF 50V C0G 5% 0603 0,022 0,022

39 1 Magjack PoE 4,220 4,220

40 1 IC TXRX PHY 10/100 3.3V 48-LQFP 4,610 4,610

41 3 CAP 10nF 50V 0,113 0,339

42 29 CAP 100nF 50V 0,130 3,770

43 1 CAP 1uF 16V 0,100 0,100

44 1 CAP 1nF 50V 0,120 0,120

45 5 RES 1K 1% 0,100 0,500

46 4 RES 10K 1% 0,110 0,440

47 3 RES 100K 1% 0,120 0,360

48 9 RES 10 1% 0,100 0,900

49 1 OSC 16.0000 MHZ 3.3V SMT 1,840 1,840

50 1 CRYSTAL 12.000 MHZ 18PF SMD 0,410 0,410

51 1 DIODE 75V 150MA SOD323F 0,330 0,330

52 1 IC ARM7 MCU FLASH 512K 100LQFP 12,100 12,100

53 1 micro-interrruptor 0,260 0,260

54 1 IC IMAGE SENSOR MT9V032 21,200 21,200

Total general 43,990


4. Presupuesto 139

4.1.2. PCB del módulo capturador


1 0,2 Revelador Bungard positivo (litro) 4,15 0,83

2 0,2 Atacador: Cloruro Férrico. Comp A (litro) 5,9 1,18

3 3 Atacador: Cloruro Férrico. Comp B (litro) 0,72 2,16

4 68 Placa PCB doble cara cm2 0,04 2,72

Total general 6,89

4.1.3. Materiales caja prototipo módulo biométrico


1 1400 Espuma de poliuretano cm3 0,0001 0,14

2 3 Velo de bra de vidrio cm2 0,279 0,837

3 20 Resina de PVC cl 0,04 0,8

4 4 Catalizador de resina (gramo) 0,3 1,2

Total general 2,98


140 4. Presupuesto

4.2. Presupuesto

Presupuesto componentes módulo biométrico 43,99e

Presupuesto PCB módulo biométrico 6,89e

Presupuesto caja prototipo módulo biométrico 2,98e

Subtotal ejecución material 53,86e

Coste de ingeniería y desarrollo (1000h x 16e/hora) 16000e

Gastos generales (10%) 1600e

Benecio Industrial (5%) 800e

IVA(18%) 3312e

TOTAL PRESUPUESTO 21765,86e


Autentificacion de usuarios centralizada basada en las venas de los dedos de las manos

Documents

Transcript of Autentificacion de usuarios centralizada basada en las venas de los dedos de las manos