Analisis de Circuitos Con Compuertas Logicas

5
Facultad de Ingeniería y Arquitectura Semestre 2011-2 Carrera de Ingeniería de Sistemas Fecha: 31 / 08 / 2011 CURSO: ELECTRÓNICA DIGITAL Tema : Docente: Ing. César A. Reyes Gutiérrez 1. ¿Cuál sería el tren de pulsos en la salida de la figura? 2. ¿Cuál sería el tren de pulsos en la salida de la figura? 3. ¿Cuál sería el tren de pulsos en la salida de las figuras? ANÁLISIS DE CIRCUITOS CON PUERTAS

Transcript of Analisis de Circuitos Con Compuertas Logicas

Page 1: Analisis de Circuitos Con Compuertas Logicas

Facultad de Ingeniería y Arquitectura Semestre 2011-2 Carrera de Ingeniería de Sistemas Fecha: 31 / 08 / 2011

CURSO: ELECTRÓNICA DIGITAL

Tema :

Docente: Ing. César A. Reyes Gutiérrez

1. ¿Cuál sería el tren de pulsos en la salida de la figura?

2. ¿Cuál sería el tren de pulsos en la salida de la figura?

3. ¿Cuál sería el tren de pulsos en la salida de las figuras?

ANÁLISIS DE CIRCUITOS CON PUERTAS

Page 2: Analisis de Circuitos Con Compuertas Logicas

Facultad de Ingeniería y Arquitectura Semestre 2011-2 Carrera de Ingeniería de Sistemas Fecha: 31 / 08 / 2011

4. ¿Cuál sería el tren de pulsos en la salida de la figura?

5. ¿Cuál sería el tren de pulsos en la salida de la figura?

6. ¿Cuál sería el tren de pulsos en la salida de la figura?

7. Dar la expresión booleana y la tabla de verdad correspondiente al siguiente circuito lógico:

F = _____________________________

C B A f

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Page 3: Analisis de Circuitos Con Compuertas Logicas

Facultad de Ingeniería y Arquitectura Semestre 2011-2 Carrera de Ingeniería de Sistemas Fecha: 31 / 08 / 2011

F = _____________________________

8. Montar una compuerta NOR de tres entradas con puertas NOR de dos entradas.

9. Montar una compuerta NAND de tres entradas con puertas NAND de dos entradas.

C B A f

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Page 4: Analisis de Circuitos Con Compuertas Logicas

Facultad de Ingeniería y Arquitectura Semestre 2011-2 Carrera de Ingeniería de Sistemas Fecha: 31 / 08 / 2011

APLICANDO ALGEBRA BOOLEANA

Ejercicio 01: Simplificar la expresión: F = AB’D + AB’D’

F = AB’D + AB’D’

F = AB’(D + D’)

F = AB’

Ejercicio 02: Simplificar la expresión: F = (A’ + B)(A + B)

F = (A’ + B)(A + B)

F = A’A + A’B + BA + BB

F = B(A + A’) + B

F = B + B

F = B

Ejercicio 03: Simplificar la siguiente expresión: F = ACD + A’BCD

F = ACD + A’BCD

F = CD (A + A’B)

F = CD (A + B)

F = ACD + BCD

Ejercicio 04: Simplificar: F = AC’ + ABC’

F = AC’ + ABC’

F = AC’(1 + B)

F = AC’

Ejercicio 05: Simplificar: F = A’B’CD’ + A’B’C’D’

F = A’B’CD’ + A’B’C’D’

F = A’B’D’(C + C’)

F = A’B’D’

Ejercicios Propuestos:

1. AB + AB’

2. (A + B)(A + B’)

3. ABC + A’B + ABC’

4. AC + A’BC

5. B(C’D + CD) + AB

Page 5: Analisis de Circuitos Con Compuertas Logicas

Facultad de Ingeniería y Arquitectura Semestre 2011-2 Carrera de Ingeniería de Sistemas Fecha: 31 / 08 / 2011

APLICANDO LEYES DE MORGAN

Ejercicio 01: Aplicar De Morgan a: F = AB’ + C

F = AB’ + C

F = (AB’ + C)’ Aplicando De Morgan

F = (AB’)’ C’

F = (A’ + B) C’

F = A’C’ + BC’

Ejercicio 02: Se tiene la siguiente función: F = (A’ + C)(B + D’)

F = (A’ + C)(B + D’)

F = ((A’ + C)(B + D’))’ Aplicando De Morgan

F = (A’ + C)’ + (B + D’)’

F = (AC’) + (B’D)

F = AC’ + B’D

Ejercicio 03: Aplicar De Morgan a la siguiente función:

F = (A + BC)(D + EF)

F = ((A + BC)(D + EF))’ Aplicando De Morgan

F = (A + BC)’ + (D + EF)’

F = A’(BC)’ + D’(EF)’

F = A’(B’ + C’) + D’(E’ + F’)

F = A’B’ + A’C’ + D’E’ + D’F’

Ejercicio 04: Usar los teoremas de De Morgan para convertir la expresión F = (A + B)C’ en una

que tenga solamente inversiones de variable sencilla.

F = (A + B)C’

F = ((A + B)C’)’ Aplicando De Morgan

F = (A + B)’ + C

F = A’B’ + C

Ejercicios Propuestos:

1. (BC’ + A’D)(AB’ + CD’)

2. B’D + A’BC’ + ACD + A’BC

3. [(AB)’A][(AB)’B]

4. AB’ + C’D’