6-4-Apendice_4_Circuitos_de_fase_cerrada_PLL

5/17/2018 6-4-Apendice_4_Circuitos_de_fase_cerrada_PLL - slidepdf.com

http://slidepdf.com/reader/full/6-4-apendice4circuitosdefasecerradapll 1/16

UTN REG. SANTA FE – ELECTRONICA I – ING. ELECTRICA I

1-9-Apéndice4: Circuitos de fase cerrada PLL

___________________________________________________________________

Apunte de cátedra Autor: Ing. Domingo C. Guarnaschelli

1

CIRCUITOS DE FASE CERRADA (PLL)

Introducción Los circuitos de “fase cerrada” o “lazo amarrado por fase”, o también denominado “lazo

de seguimiento de fase”, abreviadamente PLL ( Phase-Locked Loops), son utilizados

ampliamente en los sistemas de comunicaciones electrónicas para realizar una ampliavariedad de operaciones como la modulación, demodulación, síntesis de frecuencias,

detección de tonos, decodificación estereo, etc. Por ejemplo se utilizan PLL como

sintetizadores de frecuencia portadora, para suministrar múltiplos de frecuencia

(tomando como referencia un oscilador a cristal) para los canales de una unidad de

comunicaciones de banda civil o de una unidad de radio marina. Se aplican los PLL

como redes de demodulacion de FM con excelente linealidad entre la frecuencia de la

señal de entrada y el voltaje de salida del PLL. También se utilizan los PLL para

demodular y también generar las dos frecuencias de transmisión de datos digitales

empleada en la operación de codificación por desplazamiento de frecuencias FSK

(Frecuency-Shift Keying). Tienen amplia variedad de áreas de aplicaciones como losmódems, receptores y transmisores de telemetría, detectores de AM, filtros de rastreo,

etc. También se los aplica para el control de velocidad de motores como por ejemplo los

controles de velocidad de los motores de un DVD Player, o el motor portacabezas de la

videocacasetera VHS (motor Drum).

AntecedentesEstos circuitos se utilizaron por primera vez en 1932 para la detección sincrónica de

señales de radio, circuitos de instrumentación y sistema de telemetría espacial. Debido a

factores como gran volumen, complejidad, ancho de banda angosto y costo, por muchos

años no se utilizaron los PLL. Posteriormente, en la era de la electrónica del

semiconductor, los PLL comenzaron a utilizarse a partir de la década de los 60, cuandola NASA los aplicó para compensar las variaciones de frecuencia que sufrían las

transmisiones desde sus satélites debido a inestabilidades de los componentes y al

efecto Doppler. Con el advenimiento de los circuitos integrados en gran escala, los

actuales PLL ocupan poco espacio, son fáciles de utilizar y resultan más confiables.

Podemos decir actualmente que los PLL, que fueron diseñados para una aplicación

específica, se convirtieron en un módulo de construcción universal para numerosas

aplicaciones. Los PLL proporcionan en los equipos de comunicaciones sintonización y

filtración selectiva de frecuencias sin la necesidad de bobinas e inductores. Los

especialistas en electrónica de TV, saben que en la mayoría de los receptores de

televisión, en la sección de sincronismo horizontal se utiliza una especie de PLL. El

detector de fase en el TV compara la frecuencia del oscilador de barrido horizontal conun gran número de impulsos de sincronismo enviados desde el transmisor y lo ajusta

automáticamente de manera tal que coincida en promedio con la frecuencia y fase de la

onda portadora. Cualquier ruido que pudiera afectar el buen funcionamiento es reducido

ampliamente por el circuito PLL, esto se debe a que es un proceso que se define por su

valor promedio.

Principios de operación de un PLLEn principio, un PLL es un sistema de control realimentado en circuito cerrado, donde

la señal controlada es una frecuencia y fase, en lugar de un voltaje. Recordemos que un

sistema de control por realimentación, es aquel que tiende a mantener una relación

predeterminada entre una variable de sistema y otra, comparando funciones de ambas

variables y empleando la diferencia como medio de control.





___________________________________________________________________


2

En general el diagrama en bloques de un sistema de control realimentado, es el

siguiente:

En los sistemas de lazo cerrado, para el control de variables físicas de cualquier índole,

se utiliza lo que se denomina la realimentación negativa. Un sistema de control esta

realimentado negativamente, cuando para cualquier “aumento o disminución” de la

variable de salida, la realimentación hacia la entrada, provoca una “disminución o

aumento” respectivamente de la variable de salida. En el caso de la figura anterior, la

variable representativa de la actividad del sistema controlado es comparada con la señalde referencia, en el detector de error. La señal de salida de este bloque (diferencia de

ambas señales) opera como señal de control, mediante un dispositivo ejecutor,

modificando la variable de salida controlada. Las condiciones ideales de una

realimentación negativa, exige que las señales comparadas sean iguales en magnitud

pero opuestas (igual frecuencia y defasaje 180º para señales eléctricas de ca). Estas

condiciones darían una señal nula en la salida del comparador. En la práctica, siempre

tendremos una diferencia de los valores comparados necesarios para generar la señal de

control. De allí la necesidad de procesar la variable realimentada, en un bloque

(denominada red “β”), a los efectos de lograr las condiciones que exige la

realimentación negativa.

Bloques funcionales de un PLL Los bloques básicos de un circuito de fase cerrada (PLL) se muestran en la próxima

figura y consiste de cuatro bloques principales: Un comparador de fase (multiplicador),

un filtro pasabajos, un amplificador de baja ganancia (amplificador operacional) y un

oscilador de voltaje controlado (VCO). En funcionamiento, se compara la señal externa

de entrada (Vi, fi) con la señal con la señal interna (Vo,fo) proveniente del oscilador de

voltaje controlado (VCO), mediante un comparador de fase (llamado también detector

de fase). Este comparador de fase compara la fase y la frecuencia y genera un voltaje de

error Ve que esta relacionado con la diferencia entre la fase y la frecuencia de ambas

señales. El voltaje de salida del comparador de fase Ve, se introduce en un filtropasabajos que proporciona un voltaje de salida (amplificado si se necesita) que puede

Sistema

controlado

Señal dereferencia fija

o variable

Detector o

comparadorde error

Señal de erroro de control

Transductorde la variable

controlada

Variablefísica

controlada

Procesamiento de

la variablerealimentada

(β)

Variablecontrolada

realimentada

Variablerepresentativa de

la actividad del

sistema controlado





___________________________________________________________________


3

tomarse como el voltaje de salida del PLL y que se utiliza internamente como el voltaje

de realimentación para modular internamente la frecuencia del VCO. La función de lazo

cerrado del circuito, es la de mantener muy fija la frecuencia del VCO respecto a la

frecuencia de la señal de entrada.

Operación básica del PLLLa operación de un PLL involucra tres modos: modo libre, modo en seguimiento y

modo de captura.Durante el modo libre, no tenemos frecuencia o voltaje en la entrada y el VCO funciona

a una frecuencia fija, correspondiente al voltaje de entrada cero o sea a la frecuencia

central o libre “fo”, fijado por los valores de R1 y C1.

Cuando aplicamos una frecuencia de entrada, la frecuencia del oscilador controlado por

voltaje empieza a cambiar, y se dice que el PLL se encuentra operando en el modo de

captura. Cuando el PLL se encuentra operando en “captura”, la frecuencia del VCO no

coincide con la frecuencia de la señal externa de entrada. Mientras el PLL intenta el

seguimiento para lograr la coincidencia de frecuencias, la salida del comparador de fase

contendrá componentes de frecuencia cuyo valor resulta de la suma y diferencia de las

señales de las señales comparadas. Estas señales, ingresan al filtro y solamente pasan

los componentes de baja frecuencia de la señal, de forma que el lazo cerrado del circuito

pueda obtener el seguimiento entre las señales de de entrada y el VCO. Resumiendo, la

frecuencia del VCO cambia continuamente para que coincida con la frecuencia de la

señal externa de entrada.

Cuando la frecuencia del VCO iguala y sigue a la frecuencia de entrada (Vi), se dice

que el PLL se encuentra en el modo de “seguimiento”.En este caso a la salida del

detector de fase tendremos un voltaje continuo (Ve) cuyo valor dependerá del defasaje

existente entre las señales comparadas, según se muestra en el grafico. Cuando hay

señal de error, efecto causado por una señal de entrada con fase instantánea distinta a la

fase instantánea de la frecuencia central del VCO, el voltaje de salida del detector (Ve)

es trasladado al filtro paso bajo para suprimirle el ruido y todo componente de altafrecuencia. La señal de error filtrada, se hace pasar por un amplificador para generar el

Detector o

comparador

de fase

Filtro

pasabajos

Señal

externa de

entrada

Vi

fi

Amplificador

Señal de

salida

Oscilador de

voltaje

controlado

(VCO)

Vo

fo

Vd

Ve

fi+fofi-fo

0º 90º

Ve

En la frecuencia

Central del VCO Resistor y capacitor de

sincronización

(Fijan fo en el VCO)





___________________________________________________________________


4

voltaje de control del del VCO (Vd), necesario para que este último mantenga “en

seguimiento” la frecuencia de la señal de entrada. La señal de control “Vd” actua sobre

el oscilador, de forma tal que éste tienda a reducir la diferencia de fase entre las dos

señales, aumentando o disminuyendo su frecuencia de oscilación. En general, la tensión

de error puede ser mayor o menor a la tensión de control del VCO, para su frecuencia

central fo; esto se dará, según cual señal de comparación, se adelante a la otra. Porefecto de la realimentación negativa, la señal “Vd” se modificará lo necesario para que

el oscilador de voltaje controlado mantenga “en seguimiento” la frecuencia de la señal

de entrada.

De esta forma el VCO proporcionará como salida una señal de onda cuadrada con

amplitud fija a la frecuencia de la señal externa de entrada. La mejor operación se

obtiene si la frecuencia central del VCO (fo), se establece con el voltaje de polarizacion

de continua, a la mitad de su rango de operación lineal. Este rango de operación, se

establece en el VCO, mediante el resistor y capacitor R1, C1. El amplificador permite

realizar este ajuste en el voltaje de control del VCO, a partir del obtenido a la salida del

filtro.Los cambios en la frecuencia de la señal externa de entrada se reflejaran en un cambio

en el voltaje continuo (Vd) que controla al VCO. Dentro de un rango de frecuencias de

seguimiento, este voltaje se modificará de tal forma que la frecuencia del VCO sea igual

y siga a la frecuencia de la señal de entrada.

Cabe mencionar que el proceso antes descrito se repite infinidad de veces hasta que el

voltaje de control, o sea la señal de error, haga que la frecuencia del VCO se estabilice

en un punto igual al promedio de la frecuencia de la señal de entrada al circuito. En este

momento el LOOP (círculo o anillo viscoso) es LOCKED (fijado, quieto, estacionado).

Si la frecuencia de la señal de entrada es suficientemente cercana a la frecuencia central

del PLL, el oscilador local quedará enclavado en frecuencia con la señal de entrada

(LOCKED), pero generalmente siempre existirá una pequeña diferencia de fase entreambas para mantener la tensión de error suficiente y obligar al oscilador local VCO a

operar a esa frecuencia. El circuito de realimentación de un PLL se encarga de mantener

automáticamente la frecuencia del oscilador en consonancia con la frecuencia de la

señal externa de entrada.

Rango de operación del PLL Debido a las limitaciones del oscilador de voltaje controlado, respecto a su rango de

variación de frecuencia, y las características propias del circuito de realimentación del

PLL, tenemos dos importantes bandas de frecuencias que se especifican en este circuito:

El rango de seguimiento o bloqueo, y el rango de captura.

Rango de seguimiento, bloqueo, mantenimiento o amarre por fase El rango de seguimiento se define como el rango de frecuencias que se encuentra en la

vecindad de la frecuencia central o natural de del VCO (fo) sobre el cual el PLL puede

mantener un “bloqueo” y seguir a la frecuencia de la señal externa de entrada. Para

definir este rango, se supone que el PLL inicialmente estaba bloqueado con la señal de

entrada. Suele también denominarse “rango de rastreo”, en el cual el PLL rastreará o

seguirá con exactitud la frecuencia de entrada. Se denomina “rango de retención” a la

mitad del rango de bloqueo (rango de bloqueo = 2x rango de retención). La frecuencia

mas baja que el PLL rastreará se llama “limite inferior de bloqueo” (fbl) y la frecuencia

mas alta se llama “limite superior de bloqueo” (fbu. El rango de bloqueo depende de las

funciones de transferencia (ganancias), del comparador de fase, del amplificador de baja

ganancia, y del VCO.





___________________________________________________________________


5

Esta gama de frecuencias de mantenimiento puede ser varias veces superior al ancho de

banda de las señales aceptadas a la entrada por el PLL, de manera que el oscilador local

podrá seguir las variaciones de frecuencia de la señal de entrada (caso de señales

moduladas en frecuencia FM), conservando un ancho de banda limitado y con muy

bajo nivel de ruido, o sea señales parásitas muy reducidas. Este ancho de banda limitado

es resultado de la pequeña diferencia que tiende a haber entre la señal de VCO y la señalde entrada.

Rango de captura.El rango de captura se define como la banda de frecuencia en la vecindad de fo donde

el PLL puede establecer o adquirir el bloqueo (a igual frecuencia) con la frecuencia de

la señal externa de entrada. El rango de captura suele estar comprendido entre 1,1 y 1,7

veces l frecuencia central o natural del VCO. El rango de captura se conoce también

como “rango de adquisición”. El rango de captura se relaciona con el ancho de banda

del filtro pasabajos. El rango de captura del PLL se reduce acorde a la disminución del

ancho de banda del filtro. Se denomina “rango de contención a la mitad del rango decaptura (rango de bloqueo= 2x rango de contención).

La frecuencia mas baja a la que puede capturar el PLL se llama “limite inferior de

captura” (fcl y la frecuencia mas alta a la que puede capturar el PLL, se le denomina

“limite superior de captura”. Prácticamente en todos los casos, el rango de captura es

menor que el rango de bloqueo. De la misma forma el rango de contención es menor

que el rango retención. La relación entre los rangos de captura, de bloqueo, de

contención y de retención, los podemos observar en el siguiente diagrama de

frecuencias:

Se suele también definir otros márgenes de funcionamiento según sean lentas o rápidas

las condiciones en las que el PLL estará enganchado, cuanto le costara conseguirlo y en

las cuales se desenganchará:

Hold in o Rango de BloqueoSe parte del PLL enganchado. Es el margen de frecuencias para las que el PLL puede

seguir a la entrada para variaciones muy lentas de esta frecuencia

Pull outEs el margen de frecuencias para las que ante un salto brusco de la frecuencia de entrada

el PLL no se desengancha.

Lock inSe parte del PLL desenganchado. Es el margen de frecuencias en el que el PLL puede

engancharse en menos de un periodo de la frecuencia de la señal de salida.

Rango de

Contención (fc)

Rango de

Contención (fc)

Rango de captura (2fc)

Rango deretención (fr)

Rango deretención (fr)

Rango de bloqueo o seguimiento (2fr)

fbl fcl fo fcl fbl





___________________________________________________________________


6

Pull in o Rango de CapturaEs el margen de frecuencia para las que el PLL puede, con un tiempo mayor al periodo

de la salida, llegar a engancharse.

En la imagen anterior se muestran estos márgenes de frecuencia. Todos se representan

alrededor de la frecuencia de oscilación libre del VCO, que es la frecuencia central

El bloque detector o comparador de fase Este bloque toma dos voltajes alternos de entrada y produce un voltaje de salida de

continua proporcional a su diferencia de fase. El detector de fase se puede crearmediante circuitos digitales o mediante un circuito analógico, como el multiplicador

analógico. La realización mediante circuitos digitales involucra a la compuerta ORexclusivo (combinacional) o al circuito secuencial Flip-flop RS disparado por flanco.

Analizaremos en primer término un detector de fase realizado con una compuerta OR

exclusivo como por ejemplo tomando una (de cuatro) del circuito integrado CD 4070

(CMOS)

Considerando señales de entrada de onda cuadrada en referencia al PLL, las graficas de

estas señales en la compuerta OR exclusivo resultan:

Como se puede observar el voltaje promedio de salida de la compuerta OR exclusivo

resulta una función lineal de la diferencia de fase “θ” entre las dos señales de entrada,

cuyo componente promedio vale:Ve(cc)=VCC.θ / Π para 0 ≤ θ ≤ Π

Ve(cc)=(VCC./ Π).(2Π-θ) para Π ≤ θ ≤ 2Π Este voltaje promedio es el que se utiliza para modificar la frecuencia del VCO.

Función lógica

Vo = (Vi1)’.Vi2 + Vi1.(Vi2)’

Tabla de verdad

Vi1 Vi2 Vo

0 0 00 1 1

1 0 1

1 1 0

(Ve)

θ

f entrada

Vi1

f salida(VCO)

Vo2

Ve

0 Π /2 Π 3/2Π 2Π

Ve(cc)

VCC

VCC/2





___________________________________________________________________


7

La diferencia de fase también puede ser detectada mediante el uso de un flip-flop RS

disparado por flanco

El flanco ascendente de Vi1 (señal de entrada al PLL) lleva a 1 lógico la salida del Flip-

flop (Ve) y el flanco ascendente de la señal del VCO (después de un desfasaje θ) lleva 0

lógico a Ve. El resultado en Ve es una señal de onda cuadrada con un componente

promedio dado por:Ve (cc)=VCC.θ /2Π para 0 ≤ θ ≤2Π

Los detectores digitales son más sencillos de realizar, no obstante son sensibles alcontenido armónico de la señal de entrada y a los cambios en los ciclos utiles de la

señal de entrada y del voltaje de salida del oscilador controlado por voltaje (VCO).

Los detectores de fase, mediante “multiplicadores analógicos”, son arreglos complejos

de amplificadores operacionales y otros elementos de circuitos, disponibles en la

actualidad en la forma de circuitos integrados o módulos funcionales. Los

multiplicadores analógicos tienen muchas aplicaciones como por ejemplo la medición

de potencia, dobladores de frecuencia, multiplicación de dos señales, división de una

señal entre otra, extracción de la raíz cuadrada de una señal, elevación al cuadrado de

una señal, detección de la diferencia en ángulo de fase de dos señales de igual

frecuencia, modulación y demodulación de amplitud, etc. Los esquemas de los

multiplicadores se muestran en la siguiente figura:

Para dos voltajes de entrada, el voltaje de salida Vo del multiplicador se expresa como:

Vo = k.x.y, o sea el producto de las dos señales de entrada, donde la constante k se

denomina “factor de escala”. Por ejemplo, si aplicamos dos señales senoidales de la

misma frecuencia y defasaje θ a las entradas del multiplicador, el voltaje de salida Vo

vale:

xkxy

y

Entrada x

Salida

Entrada y

θ

f entrada

Vi1

f entrada(VCO)

Vo2

Ve

0 Π 2Π 3Π 4Π

Ve(cc)

VCC≈ Vsat

VCC/2

Pendiente≡ganancia de

conversión (k ph)

f entrada 1 1/4CD4001

Vi1 3 salida Ve2

f entrada(VCO) 6 4 1/4CD4001

Vo2 5





___________________________________________________________________


8

Vo = k.x.y = k.Ex.senwt.Ey.sen(wt+θ) = k.Ex.Ey.senwt.(senwt.cosθ+cowt.senθ)

Vo = k.Ex.Ey.(senwt.senwt.cosθ+senwt.coswt.senθ)

Vo = k.Ex.Ey.(senwt)2.cosθ+1/2.sen2wt.senθ)

Vo = k.Ex.Ey.((1/2-1/2.cos2wt).cosθ+ 1/2.sen2wt.senθ)

Vo = k.Ex.Ey.(1/2cosθ – 1/2.cos2wt.cosθ+1/2.sen2wt.senθ)

Vo = 1/2. k.Ex.Ey.((cosθ-(cos2wt.cosθ+sen2wt.senθ))= 1/2. k.Ex.Ey.(cosθ – cos(2wt+θ))Vo = 1/2. k.Ex.Ey.cosθ - 1/2. k.Ex.Ey. cos(2wt+θ)

Como vemos el voltaje de salida Vo tiene una componente de voltaje de corriente

continua y una componente de voltaje de corriente alterna cuya frecuencia es el doble

de la frecuencia de entrada. Esta componente de cc es función del defasaje θ por lo que

se utiliza para modificar el valor del VCO en el PLL.

Los multiplicadores de circuitos integrados disponibles tenemos el AD533, 4200 y

XR2208 (son de bajo costo ordinarios). El AD534 es un multiplicador de mayor

precision. Multiplicadores de tipo monolítico que trabajan específicamente como

detectores de fase tenemos el CMOS MC4344/4044. Estos últimos respondenúnicamente a transiciones de las señales de entrada, por lo tanto la sensibilidad al

contenido armónico y al ciclo útil no resulta ser un problema. Además, el voltaje de

salida es independiente de variaciones en la amplitud, y en el ciclo útil de la forma de

onda de entrada. Generalmente los detectores analógicos tienen la preferencia sobre los

detectores digitales, especialmente en aplicaciones en las que la precision es un factor

decisivo.

Circuito integrado de fase cerrada (PLL) NE/SE 565 El circuito de fase cerrada (PLL) NE/SE 565 es un dispositivo de circuito integrado de

uso comercial muy común, con todos los elementos necesarios para formar un lazo

amarrado por fase. Este dispositivo contiene un detector de fase, un amplificador y unoscilador controlado por voltaje, los cuales, se encuentran conectados internamente solo

en forma parcial. El esquema en bloques interno del 565 lo vemos a continuación:

Detector

de fase

Amplifica

dor

VCO

+V-V

Entrada 2

Entrada 3

Entrada del VCO delcomparador de fase 5

4

Salida del VCO

7 salida

demodulada

6 Salida de

referencia

Filtro asaba os

8 9 1

+V

10





___________________________________________________________________


9

Algunas aplicaciones del PLL en circuito integrado 565 Como hemos dicho el PLL se puede utilizar en diversas aplicaciones como por ejemplo

rastreo de una señal de entrada en un ancho de banda, demodulación de frecuencia

(FM), síntesis de frecuencia, decodificadores FSK, decodificador SCA (música de

fondo), etc. Analizaremos a continuación estas aplicaciones mencionadas.

Rastreo de una señal de frecuencia El circuito de rastreo o amarrado por fase con el dispositivo NE/SE 565 de una señal

externa con una determinada frecuencia, se muestra en la siguiente figura:

La frecuencia central del VCO interno del PLL esta dada aproximadamente por

fo ≈ 0,3/R1.C1 donde R1 y C1 son una resistencia y un capacitor externo que se

conectan a los terminales 8 y 9 respectivamente. El capacitor C1 puede tomar cualquier

1 14

2 13

3 12

NE/SE 5654 11

5 10

6 9

7 8

-V

Entrada

Entrada

Salida del VCO

Entrada del VCO del

comparador de fase

Salida de referencia

Salida demodulada

NC

NC

NC

NC

+V

Capacitor externo

Para el VCO

Resistor externo

Para el VCO

Diagrama de terminales para el PLL 565 en

paquete DIP de 14 terminales

10 8

7

2 6NE/SE 565

4

3 5

Entrada

Vi (fi)

Salida

demodulada

Salida deReferencia

Salida

del VCO

VEE = -10V

VCC = +10V

+

-





___________________________________________________________________


10

valor pero R1 debe estar comprendido entre 2 k y 20 k . Un pequeño capacitor C3,

con un valor normal de 0,001 µF se conecta entre los terminales 7 y 8 con la finalidad

de eliminar posibles oscilaciones. Entre los terminales 7 y 10 se conecta el capacitor C2

que conjuntamente con una resistencia interna de 3,6 k actúa como filtro pasabajos de

primer orden. El capacitor C2 debe ser suficientemente grande (≥ 10 µF) para atenuar

las variaciones del voltaje de salida demodulado (voltaje “Vd” de control del VCO) delterminal 7, de manera que permita estabilizar la frecuencia del VCO.

El PLL 565 tiene normalmente una banda de frecuencia de bloqueo y seguimiento o

rastreo de aproximadamente ± 60% de la frecuencia central fo.

Rango de bloqueo = 2x rango de retención (2xfr) = (8.fo)/(VCC - VEE)

Los valores de VCC y VEE son los voltajes (en volts) de alimentación positivo y

negativo del PLL.

El rango de captura del PLL 565 esta dada por la siguiente expresión:

Rango de captura = 2x rango contención (2xfc) = [rango de bloqueo/2Π.3,6 .103.C2]

1/2

El valor de C2 en la formula anterior se expresa en faradios.

Ejemplo de diseño de un lazo amarrado por fase con el PLL565 Calcularemos los componentes del circuito anterior para los siguientes valores:

Datos

fo = 2,5 kHz

2.fc = 50 Hz

VCC = -VEE = 12 volts.

1º) Establecemos el valor de C1 adecuado, por ejemplo C1 = 0,01 µF

2º) Determinamos el valor por calculo de R1 que determina la frecuencia central del

VCO del PLL

R1= 0,3/fo.C1 = 0,3/ (0,01µF. 2,5 kHz) = 12 k

3º) determinamos la banda de frecuencias de bloqueo

2xfr = (8.fo)/(VCC - VEE) = (8.2,5 kHz) / (12 – (-12)) = 0,833 kHz = 833 Hz

4º) Determinamos el valor de C2 para obtener una banda de captura (2.fc) = 50 Hz

según las especificaciones:

C2 = [rango de bloqueo/2Π.3,6 .103.2.fc]1/2 = 833/(6,28. 1000. 50) = 14,17 µFAdoptamos C2 = 14 µf.

La interpretación de este ejemplo nos dice que el PLL podrá capturar una frecuencia de

entrada que este se encuentre en una banda de valor de 25 Hz por arriba o debajo de la

frecuencia central del VCO

fo – 25 Hz ≤ fe ≤ fo+25 Hz

fe :frecuencia de la señal de entrada

Una vez capturada la señal de entrada, el VCO del PLL podrá seguir las variaciones de

frecuencia de esta señal en un rango de:

fo – 833/2 Hz ≤ fo ≤ fo + 833/2 Hz





___________________________________________________________________


11

Multiplicador de frecuencia con el PLL 565 Para explicar el funcionamiento del multiplicador de frecuencias con un PLL, primero

analicemos su representación en bloques:

Para esta aplicación, la salida del VCO (f o=N.fent) es la señal de salida cuya frecuencia

esta multiplicada por N, respecto a la frecuencia de la señal de entrada. N es un entero.

Para poder mantener amarrada esta frecuencia, la señal de salida se la hace pasar poruna red divisoria por N. La señal de salida de la red divisoria se la ingresa al

comparador de fase que generara la señal de error necesaria para mantener la frecuencia

del VCO en un valor múltiplo por N, respecto a la frecuencia de la señal de entrada. El

valor de “N” a multiplicar, lo podemos obtener seleccionando la red divisoria adecuada.

Veamos un circuito práctico multiplicador de frecuencias por un entero N = 5 de forma

tal que la frecuencia de salida vale fo = 5. f entrada.

Para el ajuste del circuito, se deberán conocerse los límites de variación de la frecuencia

de entrada. Conocidos estos límites se ajusta la frecuencia de oscilación libre del VCO

Comparadorde fase

Amplificador Filtropasabajos

VCO

Red divisoria por N

(Divisor de frecuencia)

PLL: NE/SE 565

Vi

f ent

Vo

f o=N.f ent

Vo’

f ent= f o /N

10 7 8

2 5

NE/SE 5653

1 9 4

+

-R1

Vi

f ent5

11 7490 1(Red divisoria por 5)

2 3 6 7 10

f o /5.

Vo

f o=5.f ent

Vi

f ent

Vo

f salida

1 ciclo

5 ciclos

Formas de ondas





___________________________________________________________________


12

con los valores de C1 y R1. El valor de esta frecuencia deberá ser aquella que lleve, a la

frecuencia de salida del divisor, a la mitad del límite de variación de la frecuencia de la

señal de entrada. Por ejemplo para los límites entre 400Hz y 4 kHz, de la frecuencia de

entrada la frecuencia del VCO deberá variar entre 2 Khz. y 20 kHz. Con estos valores,

se ajustaran C1 y R1 para llevar la frecuencia de oscilación libre al valor fo = 11 kHz.

El capacitor C2 del filtro deberá ser lo suficientemente grande (usualmente 10 µF) quepermita eliminar las variaciones del voltaje de salida remodulado (terminal 7) con el fin

de estabilizar la frecuencia del VCO. La señal con frecuencia multiplicada por 5, será

una onda cuadrada generada por el VCO. El valor múltiplo de esta de esta frecuencia

de salida respecto a la frecuencia de entrada se cumplirá siempre que el PLL se

encuentre en estado de bloqueo o amarre.

Nota sobre el CI 7490 Esquema en bloques del CI 7490

El CI 7490 es un circuito integrado en

escala media en version TTL, que actúa

como contador binario. Consta de 4 FlipFlop que basculan con pulsos con flancos

descendentes, provenientes de las

entradas “A”(14) y “B”(1). Tiene dos

modos de operación:

1) Conectando la salida QA(12) con la

entrada B (1), actúa como contador BCD.

Los pulsos que ingresan en la entrada A,

pueden ser divididos por 2 (QA) ,

divididos por 4 (QB) , divididos por 8

(QC) o divididos por 16 (QD).

2) Conectando la salida (QD) con laentrada A, el contador actúa como bi-

quinario. Con esta opción, los pulsos que

ingresan por B (1) pueden ser divididos

por 5 (QD) o pueden ser divididos por 10

(QA).

La habilitación como contador , se hace

a través de las entradas de puesta a cero

R0(1)(2), R0(2)(3) R9(1)(5) y R9(2)(7), según

la tabla de la verdad adjunta.

Tabla como contadorBCD

QD QC QB QA

0 L L L L

1 L L L H

2 L L H L

3 L L H H

4 L H L L

5 L H L H

6 L H H L

7 L H H H

8 H L L L

9 H L L H

Tabla como contadorbi-quinario

QD QC QB QA

0 L L L L

1 L L L H

2 L L H L

3 L L H H

4 L H L L

5 H L L L

6 H L L H

7 H L H L

8 H L H H

9 H H L H

Entradas de habilitación salidas

R0(1) R0(2) R9(1) R9(2) QD QC QB QA

H H L X L L L L

H H X L L L L L

X X H H H L L H

X L X L Contador

L X L X Contador

L X X L Contador

X L L X Contador

Tabla de habilitación del contador





___________________________________________________________________


13

Síntesis de frecuenciaLos sintetizadores de frecuencia se utilizan para generar varias frecuencias de salida, a

través de diversos métodos, partiendo de un número más pequeño de fuentes fijas de

frecuencia. Un sintetizador de frecuencias tiene un objetivo doble. Debe producir tantas

frecuencias como sea posible con un número mínimo de fuentes de frecuencias fija y

cada frecuencia generada tiene que ser tan exacta y estable como la fuente primaria.Para cumplir con este ultimo objetivo, se recurre como fuente primaria a los

generadores u osciladores de cristal. Otra caracteristica de los sintetizadores de

frecuencia es que las frecuencias de salida generadas son sincrónicas a la fuente

primaria. Los sintetizadores de frecuencia se utilizan extensamente en equipos de

prueba y de medición (generadores de señales de audio y radiofrecuencia), equipos para

generación de tonos para marcar, unidades de control remoto, sistemas de

comunicaciones de canales múltiples (telefonía) y sintetizadores de música.

Básicamente, tenemos dos métodos para la síntesis de frecuencia: directo e indirecto.

Con el método de síntesis de frecuencia directa, se generan frecuencias de salida

múltiples al mezclar desde dos o más fuentes de frecuencias controladas por cristal, o aldividir o multiplicar la frecuencia de salida desde un oscilador de cristal simple.

Con la síntesis de frecuencia indirecta, un divisor/multiplicador controlado por

realimentación, como el PLL, se utiliza para generar frecuencias de salida múltiples.

La síntesis de frecuencia indirecta es mas lenta y mas susceptible al ruido, pero resulta

menos costosa y requiere filtros menos complicados y pocos. En estos últimos años los

sintetizadores de frecuencia con PLL se han convertido en el método mas utilizado para

la síntesis de frecuencias. A modo de ejemplo y utilizando los mismos componentes del

multiplicador de frecuencias, realizaremos un sintetizador de frecuencia con el PLL 565

y el contador en CI 7490.

10 7 8

2 5

NE/SE 5653

1 9 4

+

-

R1

Vi

f ent12 9 8 11 5

1 7490 14(Red divisoria por 5)

2 3 6 7 10

f o /N.

Vo

f o=N.f ent

QA/2 Q

B/4 QC/8 QD/18





___________________________________________________________________


14

El circuito es similar al multiplicador de frecuencia analizado. El PLL 565 actúa como

multiplicador (a través de su VCO) y el 7490 como divisor En este caso la red divisoria

me permite dividir por 2, 4, 8 y 16. En este caso la señal de salida (VCO del 565 en

terminal 4) ingresa al divisor por 14 y sale dividida por QA, QB, QC, o QD.

Esta señal (fo/N), es comparada con la señal de entrada Vi (f ent) y cuando se produce la

captura o bloqueo, fo/N = f ent. Para que el 7490 pueda dividir por los valoresmencionados, debe operar como contador BCD; para ello la señal a dividir debe

ingresar por el terminal 14 (entrada pulsos clock del FF A) y la salida QA(12) debe

conectarse al terminal 1 (entrada pulsos clock del FF B). Debido a que el VCO del PLL

puede variar sobre un rango limitado respecto a la frecuencia central, puede ser

necesario modificar la frecuencia de este último cada vez que se modifique el valor del

divisor. Mientras el PLL se encuentre “en seguimiento” la frecuencia de la señal de

salida multiplicada (señal del VCO del PLL) será N veces la frecuencia de la señal de

entrada. Solo será necesario ajustar la frecuencia fo (VCO) para que se encuentre dentro

del rango de “captura” y de “seguimiento” para que la realimentación del lazo cerrado

mantenga la señal de salida exactamente en el valor f salida= fo = N. f ent.

Decodificador o demodulador FSK Uno de los métodos de transmisión serie de información digital binaria, es mediante la

modulación o codificación por desplazamiento de frecuencia FSK (del ingles

Frecuency-Shit Keyed). En este sistema de transmisión, los valores binarios están

identificados por dos valores de frecuencia del portador, 1070 Hz y 1270 Hz. La

frecuencia de 1070 Hz representa el valor “uno lógico (1)” y la frecuencia de 1270 Hz el

valor “cero lógico (0). Estas dos señales eléctricas, comprendidas dentro de la banda de

audiofrecuencias, pueden ser transmitidas, a través de canales telefónicos o mediante

sistemas de radiofrecuencia, mediante la modulación AM (amplitud modulada) o FM

(frecuencia modulada). En consecuencia los receptores de AM y FM, dedicados a estafinalidad, disponen de un demodulador FSK. Estos reciben las señales digitales

moduladas en FSK por corrimiento o desplazamiento en frecuencia, y la convierten en

dos valores de voltaje continuos.

El siguiente esquema de bloques, muestra la comunicación digital mediante la

modulación – demodulacion FSK

Sistema interno

de la PC con

valores lógicos

de voltajespropios

Interfase

serie para

protocolo

RS-232C

Modulador

FSK

ComputadoraCable de

interconexión para

transmisión serie

RS-232C

Receptor AM

o FM

DemoduladorFSK

MODEN FSK

Transmisor AM

o FM

Equipo transceptor decomunicaciones por

radiofrecuencias





___________________________________________________________________


15

Los valores binarios de voltaje continuo de salida del demodulador FSK, serán acordes

al sistema receptor de ellos. Si la salida del demodulador FSK se conecta a un cable de

transmisión serie, cumpliendo con el protocolo RS-232C, los valores binarios de salida

del demodulador FSK deberán estar comprendidos entre +3 a +14 volt para el

“ESPACIO” (ESPACE), correspondiente al “cero (0) lógico y -3 a -15 volt “MARCA”

(MARK), correspondiente al “uno” (1) lógico. En la interfase de la PC, posteriormenteestos valores lógicos de voltaje deberán convertirse a los valores lógicos de voltaje que

maneja la computadora; por ejemplo +14 volt → +0 volt (cero lógico) y -5 volt → +5

volt (uno lógico). Como vemos el protocolo RS-232C trabaja con lógica negativa. Entre

los circuitos integrados con funciones especificas, el CI MAX232 tiene la misión de

convertir los niveles lógicos TTL (+0 v, +5 v) en los niveles correspondientes al

protocolo RS-232C. La operación del CI MAX232 la realiza mediante dos canales

específicos, uno para la transmisión y otro para la recepción.

Si el receptor de los valores binarios recibidos es un CI TTL, el propio circuito del

demodulador es el que se encargará de suministrar los niveles de voltaje adecuados.

Analicemos a continuación un circuito demodulador FSK, con PLL, para unatransmisión serie RS-232C:

Cuando la señal aparece en la entrada, el lazo da seguimiento a la frecuencia de entrada

y la rastrea entre las dos posibles frecuencias, lo que daráºç un desplazamiento en el

nivel de continua en la salida El capacitor de entrada bloquea la componente continua

de la señal FSK presentando para la señal alterna el una impedancia de entrada de 600 (típico en sistemas de comunicaciones). El capacitor C2 del filtro del lazo determina

las características dinámicas del demodulador y su valor debe ser menor que o usual, a

fin de eliminar la sobreexcitación en el pulso de salida. Para eliminar de la salida la

componente portadora y componente suma se utiliza un filtro pasabajos de escalera RC

de tres etapas. La frecuencia de corte alta del filtro de escalera ( f H = 1/2Π.R.C) deberá

quedar aproximadamente a la mitad , entre la rapidez de manipulación máxima (150 Hz)

y el doble de la frecuencia de entrada (2x1070 Hz), o sea aproximadamente 2200 Hz.

La frecuencia de operación libre se ajusta mediante R1 de forma que el nivel de voltaje

de continua a la salida del terminal 7 sea el mismo que el del terminal 6. A la salida del

filtro de tres secciones RC se coloca un comparador de voltaje realizado con un AO

710.De esta forma, una frecuencia de entrada de 1070 Hz llevara el voltaje de salida del

comparador (salida del demodulador) hacia un nivel alto (de espacio o +14 volt). De la

8 10

2 7

PLL

(565) 63 5

4

9 1

710

Salida datos

Digitales

a 150 Hz

Entradade FSK

1070 Hz

o

1270Hz

Filtro en escalera





___________________________________________________________________


16

misma forma un valor de frecuencia de entrada de 1270 Hz conduce a un nivel de

voltaje de continua de salida de – 5 volt, correspondiente al nivel bajo de “marca”. Si se

desea que la salida del demodulador sea compatible con un nivel lógico TTL, se

reemplaza el comparador 710 por un AO del tipo 741, alimentado con voltajes ± 5 Volt.

Circuitos integrados dedicados que utilizan sistemas PLL Existen, en el mercado electrónico, múltiples circuitos integrados, a los fines de la

instrumentación y radiocomunicaciones, que aplican los sistemas PLL. A modo de

ejemplo de esta variedad de CI, podemos mencionar el sintetizador de frecuencias PLL

TSA6057/T (de la firma Signetics) para la sintonización de radio. El TSA6057 es un

sintetizador de frecuencias de un solo chip bipolar fabricado con tecnología SUBILO-N

(componentes separados lateralmente por oxido). Este CI realiza todas las funciones de

sintonización para un sistema de sintonización de radio PLL, con las siguientes

características:

1) Presenta amplificadores de entrada separados para las señales de AM y FM del VCO.

2) Elemento preescalar (divisor para altas frecuencias) para AM (3:4) y FM (15:16) enchip de alta sensibilidad de entrada.

3) Sintonización de alta velocidad debido a un poderoso detector de fase de memoria

digital.

4) Amplificador de voltaje para sintonización de una entrada (dos salidas en chip de alto

rendimiento). Una salida se conecta al filtro externo de lazo de AM y la otra salida al

filtro externo de lazo FM.

5 Amplificador de corriente en chip de dos niveles que consiste de una fuente de

corriente de 5 y 450 µA. Esto permite que se ajuste la ganancia de lazo, proporcionando

una sintonización de alta corriente y alta velocidad, y por otro lado una sintonización

estable de baja corriente.

6) Un oscilador de referencia (4 MHz) tanto para AM como para FM seguido por uncontador de referencia. La frecuencia de referencia puede ser de 1, 10, o 25 KHz y se

aplica al detector de fase de memoria digital. El contador de referencia también obtiene

una frecuencia de referencia de 40 KHz como salida en el pin 9 para su aplicación en el

sistema FM/FI.

7) Rangos de frecuencia para el oscilador de 512 KHz a 30 MHz y 30 MHz a 150 MHz.

6-4-Apendice_4_Circuitos_de_fase_cerrada_PLL

Documents

Transcript of 6-4-Apendice_4_Circuitos_de_fase_cerrada_PLL