Escuela Profesional de Ingeniería Electrónica Circuitos Digitales II

UNIVERSIDAD NACIONAL PEDRO RUIZ GALLO

FACULTAD DE CIENCIAS FÍSICAS Y MATEMÁTICAS

ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

INTEGRANTES:Bustamante Espinoza Manuel Junior

Cornetero Urpeque Armando Martin

Meza Guerrero Wisman Antony

DOCENTE: Chiclayo Padilla Hugo

CURSO: Circuitos Digitales II

Lambayeque Septiembre del 2015

Página 1

Escuela Profesional de Ingeniería Electrónica Circuitos Digitales II

CIRCUITO INTEGRADO 555

MODO ASTABLE1. Introducción:

En electrónica, un astable es un circuito multivibrador que no tiene ningún estado estable,

lo que significa que posee dos estados "casi-estables" entre los que conmuta,

permaneciendo en cada uno de ellos un tiempo determinado. La frecuencia de

conmutación depende, en general, de la carga y descarga de condensadores.

Entre sus múltiples aplicaciones se cuentan la generación de ondas periódicas (generador

de reloj) y de trenes de pulsos.

En la siguiente figura se muestra el esquema de un multivibrador astable realizado

con componentes discretos.

Supongamos que es TR-1 el que conduce primero. En estas condiciones el voltaje en su colector estará próximo a 0 voltios, por lo que el C-1 comenzará a cargarse a través de R-2. Cuando el voltaje en C-1 alcance los 0,6 V, TR-2 comenzará a conducir, pasando la salida a nivel bajo (tensión próxima a 0V). C-1, que se había cargado vía R-2 y unión base-emisor de TR-2, se descargará ahora provocando el bloqueo de TR-1.C-2 comienza a cargarse vía R-3 y al alcanzar la tensión de 0,6 V provocará nuevamente la conducción de TR-1, la descarga de C-1, el bloqueo de TR-2 y el pase a nivel alto (tensión próxima a Vcc (+) de la salida Y).A partir de aquí la secuencia se repite indefinidamente, dependiendo los tiempos de conducción y bloqueo de cada transistor de las relaciones R-2/C-1 y R-3/C-2. Estos tiempos no son necesariamente iguales, por lo que pueden obtenerse distintos ciclos de trabajo actuando sobre los valores de dichos componentes.

Página 2

Escuela Profesional de Ingeniería Electrónica Circuitos Digitales II

2. Funcionamiento:

El capacitor C se carga hacia Vcc mediante los resistores externos Ra y Rb. En referencia a la figura, el voltaje del capacitor se eleva hasta que llega a ser superior a 2/3Vcc. Este voltaje es el voltaje de umblar en la terminal 6, el cual accionará al comprador 1 para que dispare el flip-flop de forma que la salida, terminal 3, vaya a nivel bajo. Además el transistor de descarga se encenderá, lo que ocasionará que el capacitor se descargue a través de la terminal correspondiente, y Rb. El voltaje del capacitor luego disminuirá hasta que caiga por debajo del nivel de disparo (1/3Vcc).El flip-flop se disparará de forma que la salida vuelva a ser alta y el transistor de descarga se apague, de manera que el capacitor pueda cargarse de nuevo mediante los resistores Ra y Rb hacia Vcc.

La siguiente figura muestra las formas de onda del capacitor y de la salida que genera el circuito astable. El cálculo de los intervalos de tiempo durante los cuales la salida es alta o baja puede efectuarse mediante las siguientes relaciones.

Página 3

Escuela Profesional de Ingeniería Electrónica Circuitos Digitales II

3. Datasheet 555:

4. Desarrollo del circuito:

a) Materiales: - Un circuito integrado 555- Resistencia de 1k- Potenciómetro de 100k- Leds- Capacitor electrolítico: 47µF- Fuente

b) Simulación en protoboard:

Página 4

Escuela Profesional de Ingeniería Electrónica Circuitos Digitales II

c) Cálculos teóricos:

- La duración de los niveles lógicos de la señal de salida:

Talta = ln2.(Ra + Rb)C

Talta = (0,693)(100k + 1k)(47 µF)

Talta = (0,693)(105 + 103)(47x10-6)

Talta = 3,289 seg

Tbaja = ln2(Rb)C

Tbaja = (0,693)(1k)( 47 µF)

Tbaja = (0,693)(1000)(47x10-6)

Tbaja = 0,0325 seg

-La frecuencia:

f= 1ln 2 (Ra+2 Rb )(c )

f= 1

(0,693) (105+2×103 )(47×10−6)

f=0,301Hz

-Periodo:

T=1f

T= 10,301

f=3,322 seg

Página 5

Escuela Profesional de Ingeniería Electrónica Circuitos Digitales II

d) Diseño de la placa:

Página 6