4_5 Diseño_Sistemas_Digitales
of 35
-
Upload
gabriel-semaj-verdesoto-yepez -
Category
Documents
-
view
224 -
download
0
Transcript of 4_5 Diseño_Sistemas_Digitales
-
7/25/2019 4_5 Diseo_Sistemas_Digitales
1/35
SISTEMASDIGITALES II
FIEC00745
FACULTAD DE INGENIERIA EN
ELECTRICIDAD Y COMPUTACION
Ing. Ronald Ponguillo Intriago
mailto:[email protected]:[email protected] -
7/25/2019 4_5 Diseo_Sistemas_Digitales
2/35
CAPITULO 4
INTRODUCCIN
Ing. Ronald Ponguillo Intriago
mailto:[email protected]:[email protected] -
7/25/2019 4_5 Diseo_Sistemas_Digitales
3/35
Ing. Ronald Ponguillo Intriago3
DISEO DE UN SISTEMA DIGITAL GENERADOR DE NUMEROPROMEDIO
Suponga que k nmeros de n bits son almacenados en un conjunto deregistros (R0,.., Rk-1). El circuito Generador de N!ero Pro!edio debemostrar el alor promedio M de los nmeros almacenados en estosregistros.
Primeramente los nmeros deben ser sumados ! luego diididos sobre la
cantidad (k) de nmeros.
-
7/25/2019 4_5 Diseo_Sistemas_Digitales
4/35
Ing. Ronald Ponguillo Intriago"
El algoritmo del #uncionamiento del circuito es el siguiente$
En el estado S" se reali%a la operaci&n de diisi&n para determinar M.
Sum 0 C k 1,
s0
1
S1
S2
Done
s1
0
Sum Sum Ri
+
S4
C 0= ?
M Sum k
C C 1
0
1S3
Load registers
-
7/25/2019 4_5 Diseo_Sistemas_Digitales
5/35
Ing. Ronald Ponguillo Intriago'
(el ejemplo anterior sabemos que para reali%ar la operaci&n de diisi&n serequieren arios periodos de #$o%k pero no lo indicamos en este diagramade #lujo.
En el circuito Pro%esador de Datos necesitamos un registro que
almacenar la suma de todos los nmeros. Para que el sistema sea mssimple, asumimos que la suma puede ser representada con n bits sinsobrecarga. *a salida de este registro es a su e% una de las entradas delsumador. +ambin necesitamos un !&'a1 en la entrada del registro. Estemu- nos permitir poner el registro en 0 en el estado inicial.
El sumador, recibe el dato del registro de suma en una de sus entradas, ! en
la otra entrada recibe datos desde k registros que tienen almacenados losnmeros.
na de las maneras para seleccionar los datos de los registros, es utili%andoun bloque de n /0 k-a-1, cu!a salida estar conectada con la entrada delsumador. *as l1neas de selecci&n de ste /0 pueden ser controlados porun contador.
Para reali%ar la operaci&n de diisi&n podemos utili%ar el circuito Diisordise2ado en el ejemplo anterior.
Para simpli#icar el dise2o asumimos que k ) *, pero la misma estructurapuede ser utili%ada para cualquier cantidad de nmeros.
-
7/25/2019 4_5 Diseo_Sistemas_Digitales
6/35
Ing. Ronald Ponguillo Intriago
Procesador de Datos
-
7/25/2019 4_5 Diseo_Sistemas_Digitales
7/35
Ing. Ronald Ponguillo Intriago4
*os nmeros que deben almacenarse en los registros (R0,.., Rk-1) entranpor la misma entrada Data ! se guardan en aquel registro cu!a entrada de5abilitaci&n En est actiada por la salida de un De%odi+i%ador n a 'n.
*as entradas al decodi#icador se representan por las se2ales RAdd.
6uando el sumador termina de sumar todos los nmeros ! las salidas del
#ontadorDo,n llegan a 7, una puerta NOR genera la salida ) 1. Eneste momento, el circuito Diisor debe diidir la suma de todos los
nmeros para la cantidad de nmeros.Por tanto, la entrada DataA del Diisor. se conecta con la salida delregistro donde se almacena la suma de los nmeros. *a entrada Data /del Diisor debe recibir la cantidad de nmeros k.
6uando el circuito Diisor termina la operaci&n de diisi&n genera lasalida ! el controlador debe generar la salida Done.
El Pro!edio M ser mostrado por las salidas (#o%iente) ! R (Resto)del circuito Diisor.
-
7/25/2019 4_5 Diseo_Sistemas_Digitales
8/35
Ing. Ronald Ponguillo Intriago8
Diagrama ASM del controlador
S9
S:
S3
S" S'
E6, *6, ES
Ssel, ES
*;
(i (i, (one
Start
%
%%
Start
E6
7
7
7
7
9
9
9
9
-
7/25/2019 4_5 Diseo_Sistemas_Digitales
9/35
Ing. Ronald Ponguillo Intriago
