1. PRINCIPOS DE ELECTRÓNICA DIGITAL. ALGEBRA DE...

Principios de electrónica digital tema 25. Página

Miguel Ángel Asensio Hernández

1

1. PRINCIPOS DE ELECTRÓNICA DIGITAL. ALGEBRA DE BOOLE. EL Algebra de Boole es un álgebra binaria que opera en el dominio de las proposiciones. Una proposición puede adoptar únicamente dos valores: si/no, cierto/falso, alto/bajo, 1/0, sin posibilidad de valores intermedios. Utiliza, por tanto, sólo variables que pueden tomar dos valores posibles. Responde a la lógica de un conmutador.

En la función f = A·B A y B son variables binarias, que pueden tomar dos valores posibles; ”0” y “1”. Los bits, 0 y 1, no son valores numéricos únicamente dos estados de un dispositivo.

El asignar un valor a los diferentes estados de un dispositivo se denomina codificación. Con n-bits se pueden formar 2n combinaciones binarias. 1.1. OPERACIONES BÁSICAS DEL ALGEBRA DE BOOLE. Son tres las operaciones básicas del Algebra de Boole: suma, producto e inversión. Suma lógica: se conectan en paralelo dos conmutadores A y B entre los puntos P y Q.

La tabla de la verdad que aparece a la izquierda se denomina función suma booleana. Estrictamente hablando, se debería llamar a esta función función O inclusiva (OR). La razón de esto es simplemente que f=1 cuando A=1 y B=1; en otras palabras incluye esta combinación. La función O se expresa en términos algebraicos con la ecuación f = A+B las reglas para la suma lógica se representan en forma de tabla en la siguiente figura, 0+0=0 0+0=0 0+1=1 0+1=1 1+0=1 1+0=1 1+1=1 1+1=0 Acarreo 1 suma suma booleana binaria Producto lógico: se conectan dos conmutadores A y B en serie entre los puntos P y Q.

A B f0 0 00 1 11 0 11 1 1

+V

A

B

f= A+BAnálisis

Sintesis

P Q

L

A B f0 0 00 1 01 0 01 1 1

+VA B f= A·B

Análisis

Sintesis

P Q

L



2

La tabla de la verdad mostrada es la función Y (AND), que se denomina función producto booleano; se escribe de forma algebraica como f= A·B En la práctica suele omitirse el punto y se escribe la ecuación como f= AB Las reglas de la multiplicación booleana son idénticas a las de la multiplicación binaria, y se resumen en la tabla de la figura anterior. El producto lógico vale 1 si y sólo si A y B valen 1, en caso contrario el resultado será 0, [ A·B ≡ (intersección : ∩) ]. Función inversión: el álgebra de Boole dispone de las operaciones suma y multiplicación, pero las operaciones división y multiplicación no existen. Sin embargo, existe otra operación fundamental que se denomina inversión, NO (NOT), o complementación. Supongamos el conmutador mostrado en la siguiente figura, conectado entre los puntos P y Q, con un par de contactos que actúan al unísono, uno de los cuales está normalmente abierto, estando el otro normalmente cerrado. El contacto normalmente abierto se representa por A, mientras que el contacto normalmente cerrado se representa por ⊕ . Se dice que ⊕ es el inverso de A (A negada).

Esto significa que siempre hay una conexión establecida entre P y Q, independientemente de en cuál de las dos posibles posiciones estén los contactos del conmutador. De aquí se deduce que la ecuación del circuito es A + A = 1 1.2. TEOREMAS DEL ALGEBRA DE BOOLE. 1.2.1. Teorema de idempotencia. A + A = A; A · A = A 1 + 1 = 1 1 · 1 = 1 0 + 0 = 0 0 · 0 = 0 1.2.2. Teoremas de la unión y la intersección. A + 0 = A A + 1 = 1 A · 1 = A A · 0 = 0

A f = A

+V

A

A

P QL0 1

1 0



3

1.2.3. Teorema de absorción. A + A B = A Y se puede demostrar como sigue: A + A B = A · 1 + A B = A (B + B ) + A B Teorema de complementación = A B + A B + A B = A B + A B Teorema de idempotencia = A (B + B ) = A Teorema de complementación Se dice que la ecuación original f = A·1 + A·B se expresa en forma de suma de productos (S de P). El término A·B es el producto de dos variables booleanas A y B, y se llama por lo tanto término producto. En otras palabras, el teorema dice que en cualquier ecuación booleana que se exprese en forma de S de P, un producto que contenga todos los factores de otro producto es redundante. Por lo tanto, esto permite la eliminación de productos redundantes en una expresión de suma de productos. 1.2.4. Función complementaria. El complemento de una ecuación booleana se puede obtener reemplazando cada variable por su complemento en la ecuación dual correspondiente. F = A + Β·C; FC = A (Β + C) y F = A (B + C ) 1.2.5. Teorema de conmutación. A + B = B + A A B = B A 1.2.6. Teorema de asociación. A + (B + C) = (A + B) + C A (B C) = (A B) C 1.2.7. Teorema de distribución. A + B C = (A + B) (A + C) A (B + C) = A B + A C



4

1.2.8. Teorema del consenso. En la función f = A C + B C la variable C aparece en ambos términos; en el primero afirmada y en el segundo negada. …se toma el producto booleano de las restantes variables: A·B; término consenso. Por tanto, el término consenso puede definirse como uno cuya presencia en una ecuación booleana no altera su valor. Ejemplo: f = C + AB C aquí el término consenso es AB. y se suma a la ecuación original: F = C + AB C +AB Aplicando ahora el teorema de absorción: F = C + AB 2. PUERTAS LÓGICAS. Con la llegada de la SSI –pequeña escala de integración– surge la posibilidad de crear dispositivos electrónicos de cierta complejidad que albergaban un número discreto de puertas electrónicas. LA FUNCIÓN AND. En el mundo digital la función Y se implementa mediante una puerta electrónica llamada AND. La salida de esta puerta es un 1 lógico si, y sólo si, ambas entradas A y B están a 1. Para cualquier otra combinación de las entradas la salida es un cero lógico.

LA FUNCIÓN OR. En sistemas digitales, la función OR se implementa con una puerta electrónica cuyo símbolo se representa mas abajo. En este circuito, la salida será 1 si indistintamente una de sus entradas A o B están a 1. La salida estará a cero si, y sólo si las dos entradas están a cero.

LA FUNCIÓN INVERSIÓN. Un inversor también se puede implementar electrónicamente y se representa de forma convencional en la siguiente figura. En este circuito si la entrada es un 1 la salida es un cero, y viceversa.

A

B

f = AB

Símbolo convencional para la puerta AND.

f = A+BA

BPuerta OR.



5

Si se conectan dos inversores en cascada tal como se muestra, la entrada al segundo inversor es

A y su salida es el inverso de dicha variable, que se puede definir como A dos veces negada. Sin embargo, es evidente que una doble inversión implica que la salida de la segunda puerta es lo mismo que la entrada de la primera.

LA FUNCIÓN NAND. Se define por la función Booleana

AB=f

Un examen de la tabla de la verdad, muestra que la salida de una NAND de dos entradas es un 1 si ambas entradas o cualquiera de ellas se encuentra a 0, siendo una regla general para las puertas NAND de cualquier número de entradas el que si cualquiera de estas entradas se mantiene a 0, la salida de la puerta es un 1 lógico.

Si la entrada A de la puerta NAND de la figura está permanentemente a 1 (nivel alto de tensión), las únicas filas válidas de la tabla de verdad para la función se reducirían a las dos últimas combinaciones. LA FUNCIÓN NOR. La función NOR se define por la ecuación Booleana BA +=f En la siguiente figura podemos observar la tabla de verdad, el diagrama convencional con el cual se representa la propia puerta y la misma como inversor. Sobre la tabla de Karnaugh comprobamos que existe un modo alternativo de expresar la función NOR.

f = AA

Puerta Inversora.

f = A f = AA

A

Teorema de la doble inversión.

A B 0 0 10 1 11 0 11 1 0

f

A

B B

f = AB f = B

Símbolo convencional para la puerta NAND.

Tabla de la verdad

A B

0 1 1

0

1

1 1

1

Tabla de KarnaughPuerta NAND como inversor



6

En la práctica es conveniente no dejar nunca al aire las entradas no utilizadas de una puerta. Hay dos métodos de tratar las entradas no usadas. En primer lugar, en el caso de puertas NAND se pueden conectar a un «1» lógico, mientras que para puertas NOR se pueden conectar a un «0» lógico. De forma alternativa, las entradas no utilizadas, tanto en puertas NAND como en puertas NOR, se pueden conectar a una de las entradas usadas. Los métodos alternativos de tratar las entradas no utilizadas se ilustran en la siguiente figura.

2.1. TEOREMA DE MORGAN. Para todos los elementos de un álgebra de Boole se verifica que:

Atendiendo al teorema de Morgan podemos implementar por ejemplo: …una función AND con NAND:

…una función OR con NAND:

A B 0 0 10 1 01 0 01 1 0

f

A

B B

f = A+B f = B

Símbolo convencional para la puerta NOR.

Tabla de la verdad

A B

0 1 0

0

1

1

Tabla de KarnaughPuerta NOR como inversor

A AB B

f = AB f = AB f = A+B f = A+BA AB B

1 0

Métodos para conectar entradas no usadas en puertas NAND y NOR.

(A+B+C+D...) = A·B·C·D...

(A+B+C+D...) = A+B+C+D...

(A·B·C·D...) = A+B+C+D...

A

B

AB AB=AB

A

B

A

B

A·B = A+B



7

…una función NOR con NAND:

Cualquier función lógica podría implementarse utilizando sólo puertas NAND. La aplicación de las puertas NAND es la implementación de Suma de Productos o minitérminos (minterms). 2.2. PUERTAS ESPECIALES. 2.2.1. La puerta triestado. Una puerta comúnmente utilizada en sistemas microinformáticos es la puerta de tres estados. La tabla de la verdad revela cómo la puerta realiza la operación de inversión sobre la señal de entrada siempre que la señal de habilitación E esté a 1. Existe un tercer estado que tiene lugar si la señal de habilitación E se encuentra a 0, siendo denominado como estado de alta impedancia. Los inversores de tres estados normalmente se utilizan para transferir datos a una línea del bus de datos usados por sistemas microinformáticos.

2.2.2. La puerta OR-exclusiva. La función OR-exclusiva viene definida por la ecuación booleana BABA +=f y se suele escribir como f = A ⊕ B, La tabla de la verdad nos muestra que el resultado de la operación es la suma de dos números binarios (de base 2n) de cuatro dígitos, donde la suma de los dos últimos dígitos se lleva a cabo sin acarreo.

A

B

A

B

A·B A·B = A+B

A A

E A E Salida

0 0 alta Z1 0 alta Z0 1 11 1 0

f = A + BA

BPuerta OR-exclusiva.

A B

0 0 00 1 11 0 11 1 0

F



8

2.2.3. La puerta NOR-exclusiva. La ecuación complementaria a la función anterior viene implementada por otra puerta denominada NOR-exclusiva, y su ecuación booleana atiende a la siguiente expresión B•AB•AF += que se escribe convencionalmente como BAF ⊗=

f = A BA

BPuerta NOR-exclusiva.

A B

0 0 10 1 01 0 01 1 1

F



9

3. FUNCIONES BASICAS COMBINACIONALES. DISEÑO DE LÓGICA COMBINATORIA. Introducción. Un circuito de lógica combinacional se puede describir como un bloque MSI (Medium Scale Integration) que integra únicamente puertas para funciones lógicas elementales que disponen de n-entradas y n-salidas, donde los valores que ofrecen dichas salidas dependen en todo momento del estado que adopten las entradas. Todos los circuitos digitales funcionan mediante la aplicación a sus entradas de señales digitales. Cualquier información que se desee tratar, procesar o almacenar mediante sistemas digitales, deberá ser traducida o codificada en un tipo de lenguaje apropiado. La forma correcta de hacerlo es convertir cualquier número, letra, signo, instrucción u operación en un conjunto de señales eléctricas digitales, que será diferente en cada caso. La codificación y decodificación serán siempre operaciones necesarias en sistemas digitales que traten información, o en procesos industriales donde sea necesario suministrar datos o presentar resultados. El sistema en base dos o sistema binario utiliza solo los símbolos “0” y “1” y es el único lenguaje que interpretan los circuitos digitales más básicos. Cada dígito de un número binario se denomina bit que es la unidad mínima de información. Un código es, en general, un conjunto de unidades de información relacionadas de forma sistemática y biunívoca con otro conjunto de signos y símbolos según unas determinadas reglas de traducción fijadas previamente. Los códigos más comunes son:

a) Binario natural b) BCD

• natural • Exceso tres • Aiken

c) Códigos progresivos (Gray) d) Códigos detectores y correctores de error (de Paridad y HAMMING) e) Códigos alfanuméricos o códigos máquina (ASCII)

Sistema decimal BCD natural BCD exceso tres BCD Aiken

0 1 2 3 4 5 6 7 8 9

0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

0011 0100 0101 0110 0111 1000 1001 1010 1011 1100

0000 0001 0010 0011 0100 1011 1100 1101 1110 1111

Figura 3.1. Equivalencia entre el sistema decimal y los códigos de la familia BCD.



10

3.1. CODIFICADORES. Un codificador es un circuito combinacional formado por 2n entradas y n salidas cuya función es tal que cuando una sola entrada adopta un determinado valor lógico las salidas representan en binario el número de orden de la entrada que adopte el valor activo. En la figura 3.1.1. se muestra la tabla de la verdad de un decodificador de 23= 8 entradas y 3 salidas cuyo valor activo es cero.

Entradas Salidas a7 a6 a5 a4 a3 a2 a1 a0 S2 S1 S0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Figura 3.1.1. Tabla de la verdad de un codificador de ocho entradas y tres salidas.

Los codificadores comerciales con tecnología MSI son prioritarios, esto quiere decir que la combinación presente a la salida será la correspondiente a la entrada activa de mayor valor decimal. El valor binario de las salidas puede ser el de cualquiera de los códigos reseñados el la tabla 3.1. • El Codificador 74LS148. Construido con tecnología TTL es un codificador que tiene ocho líneas de entrada y tres de salida. La principal aplicación es la principal aplicación es la obtención de un código binario a partir de las líneas procedentes de un teclado (ver anexo I).

Figura 3.1.2. Diagrama de conexión del 74LS148.

En la siguiente figura se representa la tabla de la verdad. Como se puede comprobar, el nivel activo es el cero. Las X son términos indiferencia.

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9 Vcc Eo Gs 3 2 1 0 Ao

Entrada de datos Salida de datosSalidas

Eo Gs 3 2 1 0

5 6 7 E A A1 2 1

Ao4

4 5 6 7 E A A GND1 2 1

Entrada de datos Salida de datosInhibición



11

Entradas Salidas E1 0 1 2 3 4 5 6 7 A2 A1 A0 Gs Eo H L L L L L L L L L

X X X X X X X X H H H H H H H H X X X X X X X L X X X X X X L H X X X X X L H H X X X X L H H H X X X L H H H H X X L H H H H H X L H H H H H H L H H H H H H H

H H H H H H L L L L L H L H L L H H H L L H L H H H L H H H

H L H L L H L H L H L H L H L H L H L H

Figura 3.1.3. Tabla de la verdad del 74LS148.

3.2. DECODIFICADORES. Los decodificadores realizan la operación inversa a los codificadores. Un decodificador selecciona una de las salidas dependiendo de la combinación binaria presente a la entrada. Veamos como ejemplo la tabla de la verdad de un decodificador de dos entradas y cuatro salidas.

a1 a0 Q3 Q2 Q1 Q0 0 0 0 1 1 0 1 1

1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1

Figura 3.2.1. Tabla de la verdad de un decodificador de dos entradas y cuatro salidas.

Figura 3.2.2. Símbolo del decodificador de dos entradas.

• Decodificador 74LS42. Es un circuito construido con tecnología TTL. Dispone de cuatro líneas de entrada y diez de salida. Aplicando una combinación BCD a su entrada, activa la correspondiente línea de salida. Trabajando en lógica positiva el nivel activo a la salida es cero.

Q Q Q Q

B A

3 2 1 0

Decodificador de dos entradas

Entradas

Salidas



12

MULTIPLEXADOR

D0

D1

Dn

Y

Y

2 canales de entrada

n

Inhibición I S S1 0(+)

n entradas de control

Canal multiplexadosalida inversa.

Canal multiplexado de salida.

D0

D1

D3

Y

Y

I S S1 0

(+)

D2

D2

MX-4 MULTIPLEXADOR DE 4 CANALES

Y= Conexión virtual (no física)

1 0 = 2 1 0

El canal que se conecta a la salidaes aquel cuyo valor decimalcoincide con el equivalente en base 10 de la combinación binaria de la entrada de selección.

Los decodificadores se utilizan para activar uno de entre varios dispositivos, denominados en este caso decodificadores de preselección. Pueden activar una determinada linea de bus de entre el conjunto de direcciones que forman una memoria.

Figura 3.2.3. Diagrama de conexión del CI 74LS42.

3.3. MULTIPLEXADORES Y DEMULTIPLEXORES. La función de multiplexar consiste en enviar a voluntad por un solo canal de salida alguna de las informaciones presentes en varias líneas de entrada. Los multiplexadores poseen N líneas de entrada de información, una única salida y n entradas de control. La relación entre las entradas de datos y las de control es de N=2n. Para cada combinación binaria de las entradas de selección uno y solo uno de los canales de entrada es conectado a la salida. Un multiplexador es un conmutador lógico; en general es un circuito muy importante en el mundo de las comunicaciones. Consiste en la posibilidad de que varios usuarios compartan un único canal de transmisión. Figura. 3.3.1. Multiplexador de 4 canales.

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9 Vcc A A A A 9 8 7

0 1 2 3

Entrada de datos Salida de datos

9 8

1 2 3 4 5 6

Ao

0

0 1 2 3 4 5 6

Salida de datos

A A A1 2 3

7

GND



13

Di S1 S2 Y 0 1 2 3

0 0 0 1 1 0 1 1

D0 D1 D2 D3

Tabla de la verdad de un multiplexador de 4 canales de selección. • Demultiplexadores. Los demultiplexadores son circuitos con una sola entrada, N salidas y n entradas de control. La información de la entrada se transmite a la línea de salida seleccionada mediante las entradas de control. • Multiplexador 74LS151. Es un circuito de 8 líneas de ENTRADA (D0 – D7), tres entradas de selección A, B y C, y una de inhibición, S. Dispone también de dos salidas complementarias: Y y W.

Figura 3.3.2. Esquema simbólico del circuito 74LS151.

3.4. COMPARADORES. Los comparadores son circuitos combinacionales que, al presentar en sus entradas dos palabras2 de n bits, detectan si son o no iguales, y en este caso cual de las dos es mayor o menor. La puerta OR-exclusiva (X-OR) es una célula elemental comparadora.

Figura 3.4.1.

2 Palabra. Conjunto de bits que en un formato determinado (4, 6, 8, 16, 32 bits) forman un código para facilitar el intercambio de información en sistemas digitales.

IS S S

W

YDDDDDDDD

01234567

2 1 0

74LS151

MX

-8

MULTIPLEXADOR DE 8 CANALES.

S a

bPuerta OR-exclusiva.

a b

0 0 00 1 11 0 11 1 0

S



14

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9 Vcc A B A A B A B3 2 2 1 1 o o

Entrada de datos

Entrada de datosmontaje paralelo

Salida de datos

B A<B A=B A>B A>B A=B A<B GND3

ENTRADA DE DATOS

COMPARADOR

Diagrama del C.I.7485

• Comparador 7485. Es un comparador de palabras de cuatro bits. Este dispositivo se puede conectar en paralelo con otros de idénticas características para comparar palabras de más bits. Figura 3.4.2. Existen otros muchos tipos de circuitos combinacionales de los que merece destacar entre ellos, los detectores y generadores de paridad y los circuitos convertidores de código. 3.5. CIRCUITOS ARITMÉTICOS Existe la posibilidad de realizar operaciones matemáticas con circuitos digitales. Para realizar operaciones matemáticas es necesario transformar previamente los datos en expresiones codificadas y posteriormente efectuar la operación mediante los algoritmos propios del álgebra binaria. Uno de los circuitos lógicos combinacionales más sencillos es el semisumador, que se utiliza para sumar los dos dígitos de menor peso de una suma binaria.

A

A

B

B

C

S

3 9

12

0 0 1 11 0 0 1

1 1 0 0

A 0 0 1 1B 0 1 0 1

0 1 1 0 Acarreo 1

+

A B S C

0 0 0 00 1 1 01 0 1 01 1 0 1

Suma binaria. El semisumador utiliza para sumar los dos bits menos significativos (punteados).

S=A + B La salida del semisumadorresponde a una puerta X-OR.

C=A · B mientras una puerta AND muestra el valor del arrastre.



15

3.5.1. EL SUMADOR COMPLETO. Al sumar cualquier par de dígitos que no sean los dos dígitos menos significativos se necesita un sumador completo. Se puede representar como un bloque con tres entradas y dos salidas, según se muestra en la figura.

Figura 3.5.2. 3.5.2. EL SUMADOR PARALELO DE CUATRO BITS. Ahora es relativamente fácil construir un sumador paralelo de cuatro bits a partir de cuatro sumadores completos, mostrándose el esquema por bloques de dicho circuito en la siguiente figura. En él podemos observar una conexión serie del bit de acarreo. A este tipo de circuitos se le llama a veces sumador de propagación ya que el acarreo se transmite a través de las distintas etapas.

Sumador para dos números de cuatro bits Figura 3.5.3.

Adviértase que para el sumador total de menor peso (el que aparece mas a la derecha) la línea de entrada de acarreo está conectada a tierra, es decir, cero. Esta forma de interconectar los sumadores totales no es del todo buena, ya que al encontrarse el bit de acarreo conectado en serie se puede producir un error a la salida, por el retardo que se produce al propagar dicho bit por cada una de las etapas. Hasta que no se terminen de propagar todos los acarreos no tendremos el resultado correcto.

So SSS 123

C0C

1C2

C3

C4

S.T.3 S.T.2 S.T.1 S.T.0

A0B0

A1B1

A2B2

A3B3

Sumador paralelo de cuatro bits.

B0 A0

S0

C1 C0Acarreo etapa anterior

Suma de tres bits

Circuito base del sumador total

0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1

C A B S C0 0 0 0 1

C2 C1 C0A2 A1 A0B2 B1 B0

S1 S0 C2 C1

+...........

Tabla de la verdad



16

Dado que el tiempo de retardo de un sumador de propagación se incrementa con el número de bits que deben sumarse, se han desarrollado varias técnicas para reducir el tiempo empleado en la suma. Una de estas técnicas es la del acarreo anticipado que se describe a continuación.

Figura 3.5.4. Aún más interesante es el circuito capaz de sumar y restar en binario. A continuación vamos a comentar su funcionamiento. Cuando la entrada P está a nivel bajo, el circuito se comporta como un sumador. Las cuatro puertas x-or realizan la operación bP ⊕ , y el resultado a la salida de las mismas será

bb0 =⊕ .

C A B A B A B A B0 0 0 1 1 2 2 3 3

CAB

000

C

AB

0

11

C

AB

0

22

C

AB

0

33

S0

S1

S2

S3

S0

0C

C1

C2

C3

CAB

000 C1

S

S

S

1

2

3

C4

CB

01 C2

CB

02 C3

CB

03 C4

Toda esta circuitería se integra en el C..I. 7483.En este circuito el acarreo se genera en paralelo.

S S S S3 2 1 0

B A B A B A B A3 3 2 2 1 1 0 0

C0C4

AB

CUÁDRUPLE SUMADOR TOTAL

C. I. 7483



17

En ese caso Co siempre valdrá cero, el circuito se comportará como un cuádruple sumador total. Cuando el valor de P es uno, el circuito se comporta como restador que realiza la operación mediante el convenio de complemento a uno. Los terminales a3 y b3 se utilizan como entradas de los bits de signo. El valor a la salida de las puertas x-or, será ahora b , ya que 1 ⊕ =b b . Cuando el resultado es positivo, C4 es igual a 1, y, en consecuencia, Co es también igual a 1. De esta manera, se suma una unidad a la entrada para obtener el valor correcto a la salida. Cuando el resultado de la resta es negativo, C4=0 y Co=0. La salida S3 valdrá 1 indicando que el número formado por S2, S1 y S0 es el resultado de la resta complemento a uno. Para que el circuito realice la operación de restar mediante el convenio de complemento a dos, será necesario que Co siempre valga 1. De esta forma se sumará la unidad al sustraendo complementado a uno para así obtener el complemento a dos.

Figura 3.5.5. 4. CIRCUITOS SECUENCIALES. 4.1. DEFINICION, CARACTERISTICAS Y CONSTITUCION DE LOS CIRCUITOS

SECUENCIALES Los circuitos secuenciales, de la misma forma que los combinacionales, están constituidos por puertas lógicas, y como en estos últimos, la escala de integración de la mayoría de los circuitos disponibles en catálogo es la MSI. Sin embargo, presentan unas características muy singulares que describiremos a continuación. A diferencia de los circuitos combinacionales, en los secuenciales, los valores de las salidas, en un momento dado, no dependen exclusivamente de los valores aplicados en las entradas en ese instante, sino también de los que estuviesen presentes con anterioridad. Puede ocurrir, por tanto, que para iguales valores en las entradas se puedan obtener estados distintos en las salidas en momentos diferentes.

Cuádruple sumador total

CoC4

a b a b a b a b3 3 2 2 1 1 0 0

P

S S S S3 2 1 0

Sumador / restador binario



18

La respuesta de un circuito de estas características, frente a una secuencia de valores aplicada a las entradas, depende de su constitución física. Los circuitos secuenciales tienen capacidad para recordar o memorizar los valores de las variables de entrada. Esta operación es imprescindible en los sistemas automáticos construidos con circuitos digitales, sobre todo en los programables, de los cuales nos ocuparemos en los próximos capítulos. El almacenamiento o memorización de la información presente en la puerta del circuito se realiza gracias a la existencia de unas variables denominadas de estado interno, cuyo valor se verá afectado por los cambios producidos en la combinación binaria aplicada a la entrada. El circuito secuencial más completo es aquel que está formado por un circuito combinacional de entrada, otro de salida y por un conjunto de unidades de memoria (una para cada variable de estado interno). Dicha configuración se muestra, de manera simbólica, en la Figura 4.1. Esta estructura recibe el nombre de autómata de Mealy. El diagrama de bloques de la Figura 4.1 posee n variables aplicadas a las entradas E1-En, m variables de estado interno a la salida del primer circuito combinacional (I1-Im), que dan lugar a 2m combinaciones o estados distintos, y p líneas de salida (S1-Sp).

Figura 4.1.

Los circuitos secuenciales se dividen en síncronos y asíncronos. Los primeros requieren una señal de control, procedente de un generador externo al propio circuito, que funciona como llave, y hasta que no se aplica dicha señal no son efectivos los valores presentes en las entradas. Este método se emplea cuando el sistema electrónico es complejo y los tiempos de conmutación de los diferentes dispositivos que lo constituyen son distintos. La señal de control, denominada también de reloj (clock en terminología inglesa), se aplica a las entradas del mismo nombre de cada bloque integrado para sincronizar la transmisión de datos o información a través del sistema. La frecuencia de esta señal eléctrica debe adaptarse a la velocidad de conmutación del dispositivo más lento del circuito. Los sistemas secuenciales asíncronos no poseen entrada de reloj, y los cambios en las variables de estado interno y en los valores de salida se producen, sencillamente, al variar los valores de las entradas del circuito. El contenido de este apartado se centrará en el estudio de los biestables, que son los circuitos secuenciales más elementales, capaces de almacenar, si no existe orden exterior, la información

Circuito combinacionaldeentrada Memoria

Circuito combinacional de salida S - S1 PI - I1 m

E - E1 m

Circuito secuencial



19

Q

Q

1

2S

R

en ellos contenida. Además examinaremos los contadores y los registros de desplazamiento, que, como observaremos, son también circuitos secuenciales constituidos por una cadena de biestables. Todos estos dispositivos son de aplicación general y juegan un papel importante en los sistemas digitales programables. Las memorias, que son circuitos construidos en tecnologías LSI y VLSI capaces de almacenar grandes cantidades de información en forma binaria, serán tratadas como una aplicación directa de los circuitos secuenciales.

4.2. BIESTABLES Los biestables son circuitos secuenciales constituidos por puertas lógicas capaces de almacenar un bit, que es la información binaria más elemental. Existe una gran variedad de biestables, que se recogen y clasifican de la siguiente forma: Biestables: Asíncronos: TIPOS R-S, J-K, T. Síncronos: Activados por nivel => R-S, J-K, D TIPOS Activados por flanco: Edgetriggered => R-S, D, J-K, T

Master-Slave => R-S, D, J-K, T La Clasificación se ha efectuado atendiendo a su complejidad comenzando por los circuitos más simples y finalizando con los más complejos. Los biestables síncronos disponen de una entrada para la señal de reloj que se suele marcar por la letra C para su identificación. No todos los circuitos están disponibles de forma integrada. Los catálogos dividen los biestables en Flip-Flops y en Latches (cerrojos). El primer grupo lo constituyen fundamentalmente los tipos D y J-K disparados por flanco. El grupo de los Latches lo forman los biestables D disparados por nivel y algún modelo R-S síncrono. 4.2.1. BIESTABLES ASINCRONOS En este apartado examinamos el biestable R-S asíncrono, que constituye la base de todos los demás. A continuación se analizará el circuito J-K, que elimina algunos problemas presentados por su modelo anterior, y, por último veremos el biestable T construido a partir del J-K. 4.2.1.1. Biestable R-S asíncrono En la Figura 4.2 se muestra simbólicamente el circuito R-S. Posee dos entradas denominadas Reset (R) y Set (S) y dos salidas, Ql y Q2 Este dispositivo se puede construir mediante dos puertas NOR o dos puertas NAND, como se puede apreciar en las Figuras 4.3 y 4.4.

Figura 4.2. Biestable R-S asíncrono.



20

Q (Q)

Q (Q)

1

2S

R

Q (Q)

Q (Q)

1

2

S

R

Figura 4.3. Biestable R-S NOR. Figura 4.4. Biestable R-S NAND. En la Figura 4.5 se representa la tabla de la verdad válida para los dos casos. Qn es el valor de la salida Q1 en el estado anterior. Qn+1 es el valor de la salida en el estado presente. Observando la tabla de la verdad podemos comprobar que cuando el valor de las entradas R y S valen 0, la salida mantiene el valor anterior (Qn+1 = Qn).

R S Qn Qn+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0 (Qn) 1 (Qn) 1 1 0 0 x x

NOR NAND x => 0 1 x => 0 1 Figura 4.5. Tabla de la verdad de un Biestable R-S. Al aplicar un 1 lógico a la entrada S, la salida Q n+1 se pondrá a 1, independientemente del valor que tuviera con anterioridad. Con valor 1 en la entrada R la salida será 0, con independencia del valor anterior. Cuando las dos entradas valgan 1, la salida Q n+1 será 0 en el circuito de la Figura 4.3 formado por puertas NOR, por el contrario será 1 en el de la Figura 4.4 construido con puertas NAND. Las salidas Q1 y Q2 son complementarias en todos los casos, excepto cuando el valor es 1 en las dos entradas simultáneamente. El circuito de puertas NOR se denomina de borrado prioritario, mientras que el formado por puertas NAND se llama de inscripción prioritaria. Analizando la tabla de la verdad de la Figura 4.5 es fácilmente comprobable la capacidad de almacenamiento de estos circuitos. Un 1 aplicado a la entrada S es transmitido a la salida Q, y en ella se mantendrá aunque el valor de S pase a 0. La forma de borrar la información almacenada en Q es aplicar un 1 a la entrada R.



21

Q

Q K

J

Q

Q K

J

T

4.2.1.2. Biestable J-K asincrono El biestable J-K asíncrono es como el R-S, al cual se le ha eliminado el defecto de funcionamiento cuando las dos entradas valen 1. En este caso Q1 y Q2 siempre son complementarias. Figura 4.6. Biestable J-K asíncrono. En la Figura 4.6 aparece la representación simbólica de este biestable y en la Figura 4.7 su tabla de la verdad.

J K Qn Qn+1 0 0 00 0 10 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0 (Qn) 1 (Qn) 0 0 1 1 1 0

Los dos últimos resultados niegan el estado anterior Figura 4.7. Tabla de la verdad de un biestable J-K. 4.2.1.3. Biestable T El biestable tipo T (Toggle) posee una sola entrada y dos salidas complementarias. Como se ha indicado, se construye fácilmente a partir de un biestable J-K, como se puede comprobar en la Figura 4.8, uniendo sus dos entradas. Figura 4.8. Biestable T. En la Figura 4.9 se muestra la tabla de la verdad del biestable T, que se puede deducir de la correspondiente al J-K, observando las líneas donde los valores de las entradas son iguales (J = K = 0 y J = K = 1).

T Qn Q n+1 0 0 0 1 1 0 1 1

0 1 1 0

Figura 4.9. Tabla de la verdad de un biestable T.



22

T

Q

Q

Q S

R

C

C

S

R

Q

Este biestable divide entre dos la frecuencia de lá señal aplicada a su entrada T, como se puede apreciar en el diagrama de tiempos de la Figura 4.10. Figura 4.10. Diagrama de tiempo de un biestable T. 4.2.2. BIESTABLES SINCRONOS ACTIVADOS POR NIVEL Es ésta una de las dos modalidades de sincronismo utilizadas para activar los biestables, es decir, para que la información presente en las entradas produzca efectos a la salida. Para que esto ocurra, en este tipo de biestables, es necesario que la señal de reloj se encuentre a nivel alto. Los cambios que se produzcan en las entradas de información, mientras dicha señal permanezca en este estado, se reflejarán en la salida. De los tres casos que vamos a exponer solamente el de tipo D se encuentra disponible en catálogo. 4.2.2.1. Biestable R-S síncrono activado por nivel La forma más elemental de construir un circuito R-S síncrono consiste en colocar dos puertas AND a la entrada de un R-S asíncrono, tal como se indica en la Figura 4.11. Mientras la señal de reloj permanece en nivel bajo, el valor de las entradas no produce ningún efecto sobre las salidas. Esta señal en nivel alto se convierte en una llave que permite el paso de la información. En la Figura 4.12 se muestran los diagramas de tiempo de las señales de entrada, salidas y de reloj para facilitar la comprensión de esta forma de funcionamiento. Figura 4.11. Biestable R-S síncrono activado por nivel. Figura 4.12. Diagrama de tiempo de un biestable R-S síncrono activado por nivel. 4.2.2.2. Biestable J-K síncrono activado por nivel Los biestables J-K síncronos activados por nivel se construyen de la misma forma que los R-S, es decir, colocando un par de puertas AND a la entrada de un circuito asíncrono, tal como se muestra en la Figura 4.13.



23

Q

Q S K

R J

C

Q

Q C

D

C

D

Q

Figura 4.13. Biestable J-K síncrono activado por nivel. 4.2.2.3. Biestable D activado por nivel Este dispositivo posee una entrada de datos (D), otra de reloj (C) y dos salidas complementarias (Q y Q ). Su característica fundamental reside en que el valor de la salida Q es igual que el de la entrada D siempre y cuando la señal de reloj esté activa (nivel 1). Cuando la señal de reloj pasa a inactiva (nivel 0), el biestable queda enclavado con la información que tuviera en ese momento. Comercialmente es posible encontrar biestables D cuyo nivel activo es el cero. Figura 4.14. Biestable D activado por nivel. En la Figura 4.14 aparece la representación simbólica de este Biestable y en la Figura 4.15 la tabla de la verdad, donde se establece la relación entre las entradas y las salidas.

D C Qn Qn+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0(Qn) 1(Qn) 0 0 0(Qn) 1(Qn) 1 1

Figura 4.15. Tabla de la verdad de un biestable D. A este tipo de biestable se le conoce también con el nombre de latch o cerrojo y existe una gran variedad de circuitos integrados disponibles en catálogo. El diagrama de tiempo o cronograma se muestra en la Figura 4.16. En él se establece la relación entre las señales de reloj, de datos y de salida. Figura 4.16. Diagrama de tiempo de un biestable D activado por nivel.



24

Q Q

Q Q

SSS

RRR

C

4.2.3. BIESTABLES SINCRONOS ACTIVADOS POR FLANCO Como hemos comprobado, en los biestables activados por nivel los cambios producidos en las entradas, mientras permanece la señal de reloj en nivel activo, se reflejan en la salida. Esta forma de funcionamiento puede ocasionar problemas cuando la conmutación en las señales de entrada se realiza con una frecuencia elevada, ya que las entradas de los biestables pueden ser función de sus propias salidas, o de las de otros biestables. Reducir el tiempo de duración del nivel activo no es una solución suficiente, ya que éste, por otra parte, debe ser lo suficientemente largo como para permitir la conmutación de los dispositivos más lentos que forman parte del sistema. Los flip-flops integrados adoptan alguna de las dos soluciones que se describen a continuación: a) Configuración edge-triggered. El significado de esta expresión es “disparo por flanco”. En

este caso las entradas del biestable quedan abiertas cuando aparece el frente activo de la señal de reloj. Dicho frente activo puede ser el de subida o el de bajada (normalmente es el de subida). La mayor parte del conjunto de los bloques integrados que contienen biestables presentan esta forma.

b) Configuración Master-Slave. Está constituido por dos etapas. Para entender con mayor

facilidad su funcionamiento utilizaremos el esquema de la Figura 4.17, formado por dos biestables R-S asíncronos, cuatro puertas AND y una inversora.

Figura 4.17. Biestable R-S Master-Slave. Cuando la señal de reloj pasa de nivel cero a nivel uno, la información presente en las entradas R y S del circuito entra al primer biestable, denominado Master, a través de las puertas Y1 e Y2. En este estado de la señal de reloj, las entradas del segundo biestable, llamado Slave, permanecen cerradas, ya que el valor de salida de las puertas Y3 e Y4 es 0. Al pasar la señal de reloj a nivel cero, la información almacenada en el Master pasa al Slave porque ahora esta señal abre las puertas Y3 e Y4. En estas circunstancias, las puertas Y1 e Y2 permanecerán cerradas y, en consecuencia, los cambios producidos en las entradas principales del circuito no serán captados por el Master. 4.2.3.1. Biestable D activado por flanco Este dispositivo es conocido como flip-flop D para diferenciarlo del biestable activado por nivel, denominado latch D. Para desarrollar este apartado utilizaremos el circuito TTL 7474, que es un doble flip-flop del tipo D activado por flanco de subida, como la mayoría de este tipo de biestables. Como se puede comprobar en la Figura 4.18, este circuito posee la entrada de datos D, la entrada de reloj y dos salidas complementarias. Además dispone de otras dos entradas, comunes



25

Clock

D

Set

Clear

Q

Q

7474CR

SD

D

Q

C

a la mayoría de los biestables integrados. Una de ellas aparece con el nombre de Clear, conocida también como Reset, y se utiliza para borrar los datos de salida sin involucrar a las entradas D y C. La otra entrada es la Set o Preset y se utiliza para todo lo contrario, es decir, para cargar información en la salida de forma asíncrona. La negación que aparece en dichas entradas, SD y CD , indica que el nivel activo en ambos casos es el cero. El circuito está formado por dos biestables R-S asíncronos de entrada y otro de salida, que no se representan para simplificar. Los primeros están interconectados con el fin de que cuando la señal de reloj cambie de cero a uno se queden bloqueados con valores complementarios en sus salidas. Siempre uno de ellos proporcionará un 1 y el otro un 0. Los valores con los que quedan bloqueados dependen del estado en que se encuentre la entrada de datos cuando se produce el frente de subida de la señal de reloj. Cuando esta señal se encuentra en nivel alto, las salidas de los dos circuitos de entrada mantienen sus estados anteriores y los cambios en la entrada D no tienen ningún efecto. Figura 4.18. Biestable D activado por flanco (Edge-Triggered) 7474. Al pasar el reloj a nivel cero de nuevo, los dos biestables primeros proporcionan un 1 a cada entrada del de salida, y en estas circunstancias éste permanecerá inalterable. En la Figura 4.19 se muestra el diagrama de tiempo de las entradas y la salida. Figura 4.19. Diagrama de tiempo de un biestable D activado por flanco de subida. 4.2.3.2. Biestable J-K activado por flanco La mayor parte de los biestables J-K comerciales activados por flanco, de la misma manera que los flip-flops tipo D, son del tipo edge-triggered; sin embargo, para ilustrar este apartado he elegido un circuito master-slave, con el fin de proporcionar una visión completa de todas las formas de disparo.



26

1 2 3 4 5 6 7

J1 J

2K

1K

2

Q1

Q2Q

1Q

2

CLR1 CLR

2

C1 C

2

14 13 12 11 10 9 8

C CLR K Vcc C CLR J1 1 1 2 2 2 2

J Q Q GND K Q Q1 1 1 2 2 2

El circuito integrado 7473 contiene dos biestables del tipo J-K master-slave disparado por flanco de bajada. El diagrama de conexión interna se aproxima al modelo que se muestra en la Figura 4.20. Figura 4.20. Doble biestable J-K Master-Slave. C.I. 7473. Cada circuito posee dos entradas de datos (J-K) y una entrada de reloj, independientes para cada biestable. Las salidas son complementarias. Los datos de las entradas son procesados después de un impulso completo de reloj. Mientras éste permanece en nivel bajo, el slave está incomunicado del master. En la transición positiva del reloj (flanco de subida) los datos presentes en J y K son capturados por el master. En la transición negativa del reloj (flanco de bajada) la información del master pasa al slave. Los estados lógicos de las entradas J y K deben mantenerse constantes mientras la señal de reloj permanece en nivel alto. Los datos se transfieren a la salida en el flanco de bajada de la señal de reloj. Aplicando un nivel bajo a la entrada clear (CLR), la salida Q se pondrá a nivel bajo, independientemente del valor de las otras entradas. Cuando las dos entradas J y K están en nivel bajo y se aplica un impulso de reloj, las salidas permanecerán con el valor que tuvieran anteriormente. Los valores Qo y Q o permanecen con el valor del estado anterior a la aplicación del impulso de la señal de reloj. El estado de Toggle quiere decir que las salidas tomarán el valor complementario al que tuvieran previamente cada vez que aparezca un impulso de reloj. Para ello es necesario que las entradas J y K se encuentren en nivel alto. 4.2.3.3. Biestable T activado por flanco Como ya se indicó, los biestables T no se fabrican como tal; sin embargo, son muy útiles para la construcción de los dispositivos que vamos a analizar en los próximos apartados: los contadores y los registros. La forma de obtener un biestable T activado por flanco es análoga a la indicada en el caso de biestables asíncronos, es decir, basta con unir las dos entradas de datos de un Biestable J-K. Esta unión constituye la entrada T del circuito. Las salidas Q y Q son siempre complementarias. En la Figura 4.23 se muestra simbólicamente el biestable T construido a partir de un J-K.



27

Q

Q K

J

TC

Figura 4.23. Biestable T síncrono activado por flanco. 4.3. CONTADORES Un contador es un circuito secuencial, de aplicación general, cuyas salidas representan en un determinado código el número de impulsos que se aplican a la entrada. Están constituidos por una serie de biestables conectados entre sí, de modo que las salidas de éstos cambian de estado cuando se aplican impulsos a la entrada. La capacidad de un contador es el número más elevado, expresado en cualquiera de los códigos binarios, que puede ser representado en sus salidas. El número de estados posibles es igual al número máximo de impulsos que se desean contar más uno, que indica la ausencia de impulsos en la entrada. Cuando el contador llega al valor máximo de su capacidad, comienza a contar de nuevo desde cero al aplicarle el siguiente impulso. Dependiendo de la forma de operación, los contadores pueden ser ascendentes si su contenido se incrementa con cada impulso, descendentes si su contenido disminuye, o bien de ambas formas (up/down counters). Por otra parte, los contadores se dividen en síncronos y asíncronos. Los primeros son aquellos en los cuales los impulsos de reloj se aplican simultáneamente a todos los biestables y, por tanto, todas las salidas cambian al mismo tiempo. En los contadores asincronos la señal de reloj se aplica a la entrada del primer biestable, la salida de éste a la entrada del siguiente y así sucesivamente. El tiempo de propagación de estos dispositivos es superior al de los síncronos. Existen también contadores binarios y decimales (contadores de décadas), según que el número de estados posibles a sus salidas sea múltiplo de 2 ó 10. Para denominar a los demás contadores se utiliza el término módulo. Así de un dispositivo cuyo número de estados a sus salidas sea seis (0, 1, 2, 3, 4 y 5) diremos que es un contador de módulo seis.



28

Q

K

J

CR

C

S Q

K

J

CR

C

S Q

K

J

CR

C

S Q

K

J

CR

C

S

C0

C1

MR1

MR2Q0 Q1 Q2 Q3

4.3.1. CONTADOR ASINCRONO BINARIO 7493 Como se puede apreciar en la Figura 4.27, el contador asíncrono binario 7493 está constituido por cuatro biestables J-K disparados por flanco de bajada. El primer biestable está desconectado de los siguientes, característica que le confiere mayor flexibilidad en su aplicación.

Figura 4.27. Diagrama de bloques de CI 7493. Dispone de dos entradas independientes de reloj, denominadas C 0 y C 1. El circuito de este contador puede ser utilizado como divisor por dos (primer biestable) y como contador de cero a siete simultáneamente. Para construir un contador de 0 a 15 es necesario conectar exteriormente la salida Q0 del primer biestable con la entrada de reloj C 1. Las entradas J y K están al aire, pero funcionan como si estuvieran conectadas a nivel alto. Las entradas MR1 y MR2 conectadas a nivel alto ponen a cero las cuatro salidas. Para cualquier otra combinación el circuito realiza la función de contaje. En la Figura 4.28 se muestran los cronogramas correspondientes a las salidas cuatro salidas.

Figura 4.28. Diagrama de tiempo del contador 7493. 4.3.2. CONTADOR SINCRONO BINARIO En la Figura 4.29 se muestra el símbolo de un contador síncrono ascendente binario, constituido básicamente por cuatro biestables J-K.

1 2 3 4 5 6 7 8 9C

Q0

Q1

Q2

Q3



29

Contador Decimal (0......9)C.I. 7490 TTL

CQ4 Q3 Q2 Q1(+)

Reset

Figura 4.29. Contador síncrono 7490.

Figura. 4.30. Diagrama de tiempos del C.S. 7490. 5. REGISTROS DE DESPLAZAMIENTO Los registros de desplazamiento son, al igual que los contadores, circuitos secuenciales de aplicación general, constituidos por una serie de biestables conectados en cascada. De la misma forma que los biestables pueden almacenar un bit, los registros pueden almacenar una palabra binaria, formada por tantos bits como biestables contenga el dispositivo. Además de poder almacenar datos, los registros también tienen capacidad para recibir en sus entradas información en paralelo y emitirla por su salida en serie, recibirla en serie y transmitirla en paralelo, y recibirla en serie y emitirla también en serie. Por consiguiente, los registros se pueden clasificar en los siguientes grupos: • Entrada serie, salida serie. • Entrada paralelo, salida paralelo. • Entrada serie, salida paralelo. • Entrada paralelo, salida serie.

1 2 3 4 5 6 7 8 9 10

C

Q0

Q1

Q2

Q3(+)

0000 1001

Ciclico

Capacidad máx. de contaje.



30

Entrada

Clock

Clear

1 2 3 4

1 2 3 4 5 6 7 8 9C

Q4

E

Q1

Q2

Q3

Existen también registros donde la información se puede desplazar en ambos sentidos. Estos dispositivos reciben el nombre de bidireccionales. Un registro entrada paralelo, salida paralelo, es un conjunto de biestables formado por tantos dispositivos como bits se deseen almacenar, con una entrada de reloj y otra de borrado comunes a todos ellos y con entradas y salidas de datos separadas. En los apartados siguientes analizaremos un sencillo registro entrada serie, salida serie, construido mediante biestables y el circuito integrado 74194, capaz de realizar todas las operaciones descritas anteriormente. 5.1. REGISTRO ENTRADA SERIE, SALIDA SERIE El registro más elemental es el formado por un conjunto de biestables, en el cual la información entra en serie y sale también en serie. En la Figura 5.1. se muestra un registro constituido por cuatro biestables tipo D disparados por flanco de subida.

Figura 5.1. Registro de desplazamiento serie-serie de 4 bits. Las entradas de reloj (CLOCK) y de puesta a cero (CLEAR) son comunes a los cuatro biestables. El flanco de subida de la señal de reloj hace progresar la información aplicada a la entrada, tal como se muestra en la Figura 5.2. Como se puede observar, hasta el cuarto impulso de reloj no aparece en la salida la señal aplicada a la entrada. Figura 5.2. Diagrama de tiempo de un registro serie-serie.



31

En un análisis del circuito de la figura 5.1. definimos un registro de desplazamiento como un circuito secuencial síncrono que está constituido por una cadena de biestables conectados de tal manera que cuando se produce una transición síncrona (flanco de subida de la señal de reloj), cada biestable cede su información al que le sigue en la cadena y a su vez toma la imformación del que le precede. Normalmente los registros de desplazamiento están constituidos por una cadena de biestables tipo D conectados en serie. En los elementos microinformáticos la transmisión de los datos que se obtienen a la salida puede tener distinta velocidad respecto de los datos que se toman a la entrada, es decir, distinta frecuencia de reloj. Este desacoplo es más acusado si hablamos de periféricos, como es el caso de una impresora. Cuando se mandan datos a imprimir, no se puede dar una conexión directa entre la memoria principal y la impresora, ya que la primera es infinitamente más rápida que la segunda. Por tanto necesitamos una unidad intermedia que adapte las dos velocidades o frecuencias, esa unidad recibe el nombre de BUFFER, y está formado por un registro de desplazamiento. Otros dispositivos que trabajan con buffer’s son: teclados, escaners, grabadoras de discos compactos, etc. Si la salida del registro de desplazamiento se retorna a la entrada la lectura no es destructiva. El primer biestable se carga con la información del último. El resultado es una línea con memoria, donde al leer no se destruye la información almacenada. La aplicación fundamental de los registros de desplazamiento es la creación de unidades de memoria, que pueden ser tanto las FIFO (First In First Out) –El primero en entrar es el primero en salir- como las LIFO (Last In First Out) – El último en entrar es el primero en salir-. 6. MEMORIAS. Los sistemas informáticos pueden almacenar los datos de forma temporal (en la memoria) en los chips de silicio que forman la RAM (memoria de acceso aleatorio). Estos chips constan de unos dispositivos elementales sensibles a los cambios de la corriente eléctrica. Si la memoria está construida a base de biestables, recibe el nombre de RAM estática (SRAM) que conservan sus bits de datos mientras la corriente siga fluyendo a través del circuito. Cuando la información almacenada está basada en la carga y descarga de un concensador la memoria recibe el nombre de RAM dinámica (DRAM, acrónimo de Dynamic Random Access Memory) necesitan la aplicación de tensiones altas o bajas a intervalos regulares aproximadamente cada dos milisegundos para no perder su información.

Otro tipo de memoria interna es la memoria ROM (memoria de sólo lectura) utilizada por programas que el ordenador necesita para operaciones de rutina, como es la ROM-BIOS. Estas memorias son grabadas en fábrica y los datos no pueden ser cambiados.

6.1. La memoria de Lectura/Escritura

Se trata de un tipo de memoria, que a diferencia de la ROM, su información puede ser leída o escrita tantas veces como se desee, y además, su contenido se altera en caso de faltar la alimentación de la misma. Se dice que son “volátiles”. Se las conoce generalmente con el nombre de memorias RAM, Random Access Memory (memoria de acceso aleatorio). Esto es, se puede acceder a cualquier posición, en cualquier momento, sin seguir ningún orden en particular.



32

6.1.1. Memoria RAM estática. En síntesis, la estructura interna de filas y columnas es similar a las ROM. La diferencia se encuentra en la construcción de las celdas que, si bien aquellas consistían en la conexión o desconexión de un diodo, en estas la estructura se basa en una báscula electrónica o flip-flop del tipo D, capaz de almacenar un bit 1 ó 0 temporalmente. Por definición una memoria RAM es una memoria de lectura/escritura, ya que una báscula puede ser leída o escrita tantas veces como sea necesario. También es volátil ya que si a un flip-flop, al cual se le ha cargado una información, se le interrumpe la tensión de alimentación, al restaurarla, puede quedar aleatoriamente a1 ó 0. Si tenemos en consideración que un chip contiene miles de esos flip-flop, es lógico pensar que es imposible que todos ellos se restauren con lo que tenían originalmente.

Figura 6.1.

En la figura se muestra la arquitectura interna de una memoria RAM estática. 6.1.1.1. DIRECCIONAMIENTO A través del bus de direcciones, la CPU envía la posición de memoria a la que se desea acceder. Esta es decodificada internamente para seleccionar a una de las múltiples filas. Esto implica la activación de los flip-flop que la componen, de forma que sólo ellos sean capaces de reaccionar. Seguidamente, el procesador envía la orden de lectura/escritura (R/W) a la puerta de entrada/salida de manera que la información entra desde el exterior hacia la posición seleccionada (Write, nivel “0”) o desde ésta al exterior (Read, nivel “1”). En ambos casos, la información estará disponible siempre que la señal CS (Chip Select) esté activa (normalmente a “0”).

QD

CLK

R / W

C SPUERTA DE ENTRADA / SALIDA

012

3

C7 C6 C5 C4 C3 C2 C1 C0

LÍNEAS DE DATOS

LÍNEASDEDIRECCIÓN



33

El número de posiciones de que dispone un determinado modelo se obtiene, al igual que en las ROM, elevando 2 al número de líneas de direcciones que tenga el chip. En cuanto al número de columnas o bits por fila, hay que señalar que, si bien en las ROM era de 8, en las RAM estáticas puede ser de 1, 4 u 8. 6.1.2. Memoria RAM dinámica. Se trata de otra forma de almacenamiento de información binaria que puede ser modificada en cualquier momento y, desde luego, estamos ante una memoria volátil al igual que la anterior. En este caso, en lugar de emplearse un flip-flop como célula básica de almacenamiento, se emplea un condensador, conectado al terminal de surtidor de un FET, que se carga (nivel “1”) o se descarga (nivel “0”) según convenga. En la siguiente figura (fig.6.2.) se muestra la configuración interna de este tipo de memoria RAM. Es necesario señalar, independientemente del número de filas que contenga, que por lo general sólo se manipula un bit de información por cada una de estas filas.

Figura 6.2.

Internamente, existen dos decodificadores, uno para las filas y otro para las columnas. Ambos comparten las mismas líneas de direcciones del chip. En un primer lugar, por ellas debe darse, junto con la señal RAS activa a “0” (selección de filas), el número de la fila a la que se desea acceder. Tras un corto intervalo de tiempo (entre 20 y 100 ns), se proporciona, por las mismas líneas de direcciones y junto con la señal CAS activa a “0” (selección de columna), el número de columna a la que se desea acceder. Ambas coordenadas, filas-columnas, seleccionan una y sólo una de las múltiples células. Al mismo tiempo, la señal WE=0, indica si se trata de leer o escribir sobre ella. Este tipo de dispositivos suelen disponer de dos patillas, una de entrada de bit (Di) para el caso de escritura y otra de salida (Do) para el caso de lectura. En los montajes prácticos, ambas patillas suelen estar unidas.

DECODIFICADORDE COLUMNAS

LINEA DEDATOS

DATO

Di

WE

RAS

CAS

Di - DoCAS

Cn C2 C1 C0

RAS

LINEAS DE DIRECCION



34

No existe señal CS como en dispositivos anteriores, para dar por válido un acceso, es necesaria la secuencia completa de RAS – CAS junto con WE. Dado que para acceder a un único bit de información, ya sea en lectura o en escritura, es necesario realizar un doble acceso, primero para seleccionar la fila y luego la columna, el hardware utilizado entre el bus de direcciones de la CPU y las propias líneas de dirección del micro, está basado en un multiplexor que envía primero la dirección de filas y luego la de columnas más un circuito retardador encargado de generar la conmutación RAS / CAS.

6.1.2.1. Capacidad de una memoria

Las memorias se caracterizan fundamentalmente por el número de posiciones que la constituyen. Es necesario, en primer lugar, distinguir entre capacidad total y número total de posiciones disponibles. Se llama capacidad total al número de bits que una memoria puede almacenar. Por consiguiente, siempre será mayor la capacidad total que el número de posiciones, salvo en el caso de que el número de bits por posición sea uno. En estas circunstancias, ambos conceptos son coincidentes. En general, si llamamos n al número de bits de cada posición y m al número de posiciones, la cantidad total de bits, a la que denominaremos N, será:

N = n · m

La operación de selección de una determinada posición de memoria se denomina direccionamiento. El bus de direcciones o, dicho de otra manera, la cantidad de líneas necesarias para direccionar las m posiciones de una memoria será n1, de tal forma que siempre debe cumplirse la siguiente igualdad:

2n1= m

Las memorias son conocidas por el número de posiciones que las forman y por la longitud del dato o palabra que es capaz de almacenar en cada posición de memoria. Así la expresión 32 x 4 referida a una memoria indica que es un dispositivo de 32 posiciones (m = 32) cuya longitud de palabra es de 4 bits (n = 4). La cantidad de posiciones de las memorias de gran capacidad se mide en Ks. 1K equivale a 1024 posiciones, y para direccionar todas ellas se necesitan diez líneas o variables binarias, ya que:

210= 1024

La letra K como prefijo de la capacidad de una memoria tiene el mismo significado que la K utilizada como medida de otras magnitudes físicas; se ha escogido el valor 1024 = 210 porque es la potencia de 2 que más se aproxima a 1000. Cuando la longitud de la palabra es de 8 bits, es decir, un byte, la capacidad se mide en kilobytes. La capacidad expresada en Ks de una memoria que utiliza n1 variables binarias para direccionar todas sus posiciones será:

2n1 -10

De manera que una memoria con n1 = 14 entradas de selección tendrá una capacidad de 16K posiciones. Por último, volviendo al concepto de capacidad total, calcularemos el número de bits de una memoria de 16 kilobytes, es decir, 16 x 8, expresado de manera más general:

N = 16 x 1.024 x 8 = 131.072 bits.



35

6.2. Configuración externa de una Memoria A continuación se muestra simbólicamente una memoria RAM con sus correspondientes entradas/salidas de direcciones, datos y control. La diferencia entre esta y una ROM reside en la ausencia, en el caso de esta última, de la entrada de control R/W que permite leer o escribir en función del nivel lógico aplicado.

Figura 6.3. Este dispositivo tiene comunes las entradas y las salidas de datos. El valor de la letra n depende de la longitud de las palabras o datos que pueden escribirse o leerse en cada posición. Existen memorias con entradas y salidas independientes. Las líneas de selección para el direccionamiento de cada uno de los registros están representadas por n . Su valor depende del número de posiciones que constituyen la memoria. Las entradas de control de este dispositivo son CS (Chip Select) y la ya mencionada R/W (Read/Write).

Figura 6.4. En la Fig.6.4. se muestra el esquema de conexión de una unidad de memoria de lectura/escritura, constituida por ocho chips o pastillas de 1K x 8. El número total de posiciones o palabras será de 8K, es decir, de 8.192 bytes.

Memoria RAM

R/W CS

Direcciones

Control

E/S de datosn n1

A0 -A9

D0 - D7

RAM1 K x 8

RAM1 K x 8

RAM1 K x 8

CS R/W CS R/W CS R/W

10

8 8 8

R/W 8

01

7E

A

AA

10

1112

A0 - A12: Líneas dedirecciónD0 - D7: Líneas de datos

E: entrada de habilitación

Unidad de memoria RAM formada por ocho pastillas de 1K x 8 cada una.



36

La selección, como ya hemos señalado, se realiza mediante las líneas de dirección del sistema. El número total de líneas constituyen el bus de direcciones y su amplitud depende fundamentalmente del tipo de microprocesador que se utilice. Un sistema cuyo bus de direcciones sea de 16 líneas tendrá capacidad para seleccionar 64K, o sea, 65.536 palabras. En el esquema indicado se utiliza un decodificador de tres entradas y ocho salidas. Además dispone de una entrada E (enable) de habilitación. El número total de líneas de dirección es de trece (A0 – A12). Las diez primeras se utilizan para seleccionar cada una de las 1.024 palabras de cada pastilla y las tres restantes para seleccionar cada uno de los ocho circuitos. Como se puede comprobar, las salidas de todos los chips están unidas al mismo bus de datos. Esto es posible gracias a las propiedades de los buffer triestado que forman parte de la arquitectura interna de los circuitos de memoria. 6.3. CIRCUITOS LSI: El microprocesador. Estructura básica de un sistema con microprocesador.

Figura 6.3. Un microprocesador consta de varias secciones diferentes. La unidad aritmético-lógica (ALU, siglas en inglés) efectúa cálculos con números y toma decisiones lógicas; los registros son zonas de memoria especiales para almacenar información temporalmente; la unidad de control descodifica los programas; los buses transportan información digital a través del chip y de la CPU; la memoria local se emplea para alojar los cálculos realizados en el mismo chip. Los microprocesadores más complejos contienen a menudo otras secciones; por ejemplo, secciones de memoria especializada denominada memoria cache, que sirven para acelerar el acceso a los dispositivos externos de almacenamiento de datos. Los microprocesadores modernos funcionan con una anchura de bus de 64 bits (un bit es un dígito binario, una unidad de información que puede ser un uno o un cero): esto significa que pueden transmitirse simultáneamente 64 bits de datos. Básicamente un sistema digital basado en microprocesador es una estructura hardware controlada mediante un sistema software o programa. Componentes fundamentales:

Bus de direcciones: conjunto de hilos conductores a través del cual el microprocesador emite diferentes combinaciones binarias para seleccionar distintos registros de memoria o bien para leer o escribir en la unidad de E/S. Bus de datos: está formado por tantos conductores como bits contengan la palabra con que opera el sistema. Los formatos de uso más común son 4, 8, 16, 32 ó 64 bits. Por este canal el microprocesador recibe el contenido de los registros o posiciones de la memoria,

BUS DE CONTROL

BUS DE DATOS

BUS DE DIRECCIONES

E/SRAMROMC.P.U.

MEMORIA



37

REGISTRO ACUMULADOR

ALU

CONTROL

ALU

MEMORIA

C.P.U.RELOJ Y SEÑALESDE CONTROL66 (RESULTADO)

STOP

8

DIRECCIÓN

BUS DE DATOS

BUS DE DIRECCIONESDECODIFICADORDE INSTRUCCIONES

CONTADOR DE PROGRAMA

REGISTRO DE INSTRUCCIONES

CARGAR ACUM.

45

SUMAR

2 1

GUARDAR

1

2

3

4

5

6

7

8

9

seleccionados por el bus de direcciones. Por aquí también fluyen los datos que emite o recibe la unidad de E/S. Bus de control: es un conjunto de conductores necesarios para transportar las señales que coordinan los elementos del sistema y sincronizan las órdenes de lectura/escritura. Bus de sistema: (no representado en la figura 9) también denominado Bus Local, es el conjunto de ranuras destinadas a insertar tarjetas de dispositivos destinados a servir de interfaz entre un periférico y el propio sistema.

Figura 6.4.

1. PRINCIPOS DE ELECTRÓNICA DIGITAL. ALGEBRA DE...

Documents

Transcript of 1. PRINCIPOS DE ELECTRÓNICA DIGITAL. ALGEBRA DE...