1 CONCEPTO 1 - diagramas.diagramasde.comdiagramas.diagramasde.com/otros/samsung_cn723ap.pdf · 1...

1 CONCEPTO 1

El televisor con sistema Q-Plus 1 (CT2999) es una pulgada más ancho que el mejor

televisor del mundo (K-lQ25).

A continuación se muestran las diferencias entre los K1025 previos y el nuevo modelo

Q-Plus 1

Sistema de bocinas

TABLA DE CONTE

l .- Especificaciones 3. . . . . . . ...........................................................................

2.- Diagramas de alambrado0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. 4

3.- Descripción de circuitos especiales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. 6

4.- Circuito Stand-by . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

5.- Circuito de alimentaciónn . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

6.- Circuito de salida vertical . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

7 .- Circuito LNA. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39

8.- Circuito Fl 40. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

9.- Circuito de corrección ante el campo magnético de la Tierra (Circuito de

inclinación) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

1 O.- Diagrama a bloques ................................................................................. 45

ll .- Bloque TRC.. .............................................................. ........................... 46

12.-

l3.-

Localización de fallas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ..**......... 59

Diagramas esquemáticos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. 65

l.- ESPECIFICACIONES

Sistema de televisión

Consumo de potencia

Requerimientos dealimentació n

Amé rica Latina (PAL) NTSA (Amé rica)

PAL-M, PAL-N, NTSC 3.58 NTSC 3.58

185 Watts Igual que a la izquierda

1 10-240 Vac, 50/60 Hz Igual que a la izquierda

Sistema de operación Control remoto Igual que a la izquierda

Rango de sintonía UHF: canales 14 a 69CATV: canal 1 , y del 14 a 125 Igual que a la izquierda1

Rango de entrada de antena 75 ohms no balanceados Igual que a la izquierda

Imagen: 45.75 MHzFrecuencia intermedia Sonido: 41.25 MHz Igual que a la izquierda

Sub-portadora de color: 42.17 MHz

Control automático de ganancia AGC invertido lguall aue a la izquierda

Audio

Micom

OSD

Sistema múltiplex de sonido

SSOM-148EM

Portugués, inglés y español

Igual que a la izquierda

SSOM-276E0

lnglés, español y francés

3

2.DlAGRAMAS DE ALAMBRADO

2. DIAGRAMAS DE ALAMBRADO

S-FOCUSD-FOCUS

A/V SIDE AND JACK H/P SPK

GET01

POWERl

CNBO4

CN01

CRT

, ,

CNA12 CNAO5 CNAO9 CNA11

CNAO4

CNA14 CNA15

HOO9CNA02

PEAKING

MAIN

CNAO3

GTA83

H 0 0 5 HO03 H006

HO05l F/MTS

2. DIAGRAMAS DE ALAMBRADO

3. DESCRIPCIÓN DE CIRCUITOS ESPECIALES


3-1 ldentificación de integrados

No. Loc. No. Especificación n Descripción n Anotaciones

1 H001 TECC188OPA09C Sintonizador pr inc ipa l

2 HO02 TCPN4782PA16P Sintonizador de PIP (PIF + SIF)

3 LNA01 LNA141 OAA Amplificador de bajo ruido LNA + Splitter

4 IC1 01 M52014SP VIF + SIFMódulo Fl

5 lC102 SSH-1872A Decodificador MTS

6 ICV01 KA21 92 Switch A/V principal

7 lCV02 KA21 92 Switch A/V de PIP

8 ICC01 CXD2023Q Procesador CombMódulo de filtro Comb

9 ICC02 CXA1686M Generador de reloj 4FSC

l 10 ICP01 TDA4570 Decodificador de color

11 lCP002 TDA2595 Combinación horizontal

12 lCP03 MCI 4528B Lógica Módulo PIP

13 lCP04 SDA91 87-2X Procesador

14 lCP05 1 SDA91 88-3X Procesador,

15 l lC501 1 CXA1477AS Croma

~ 16 IC901 1 SSOM-276E0 Micoml

17 lC902 ~ 24C02 EEPROM

18 ~ lC903 KlA7033P Reset

19 lC601 ~ UPC1 853 Control de sonido surround

20 lC602 TA821 6H Amplificador de sonido

21 ICO1 KA781 2 Regulador de 12 V

22 l IC02 KA7805A Regulador de 5 V

23 ~’ IC03 KA7809A Regulador de 9 V

24 ’ IC04 KA78Rl2 Regulador de 12 V

25 IC05 3090C Regulador switcheado de 9 V

26 ICP01 KA7805A Regulador de 5V

27 lC501 AN5342K Detector de picos Módulo detector

28 lC502 MCI 4577CF Amplificador operacional de picos

29 lCT49 Z8622812PSC Caption Módulo de caption


No. Loc. No. Especificación n 1 Descripción n Anotaciones

lC70130 lC702 TDA6101Q Excitador de TRC

lC703

31 lC803 TOP21 OPS Fuente de poder de stand-by,

32 IC801 STR-S6709 ’ SMPS

33 lC802 , CTV817 Realimentación ó n,

34 Q802 SE1 35N Amplificador de error

35 Q402 2SD1887YD Transistor de salida horizontal

36 T444 1 FCZ-29A0006A FBT,

37 lC301 LA7845 Salida vertical

38 lC401 1 MC4558C Correcció n E/W

39 lC6G1 MC4558C Amplificador operacional

7

3. DESCRIPC l IRCUITOS ESPECIALESONDEC

3-2 Microcontrolador (América Latina)

3-2-1 RM148EM (CXP85332A) ldentificación de terminales.

Entrada de sincronía horizontal para OSD PA7Entrada de sincronía vertical para OSD PA6Entradakalida de rastreo de teclado 4 - - PA5Entradakalida de rastreo de teclado 3 - PA4Entradakalida de rastreo de teclado 2 --PA3Entradakalida de rastreo de teclado 1 - PAí!

Entrada de video 2 - PA1Entrada de video 1 --• PA0

N.C. -- PB7Salida de sistema NTSC -- PB6Salida de sistema PAL-M - PB5Salida de sistema PAL-N -- PB4

N.C. -- P B 3Control LNA - PB2

Control de bobina D -- PB1Salida de PI? de sistema PAL M/N - - PB0

Control A/V principal 1 -- PC7Control A/V principal 0 - - PC6

Control A/V PIP 1 - - PC5Control A/V PIP 0 - PC4

Habilitador de chip -- PC3Habilitador del PLL de PIP - PC2

Reloj de PLL principal y PIP -- PC1Datos de PLL principal y PIP - PC0

Entrada de sincronía horizontal principal - - PD7Entrada de remocon - - PD6

Entrada S-video - - PD5Entrada de sincronía horizontal - - D4

Entrada de piloto SAP - PD3Entrada de piloto estéreo -- PD2

MAX1 - P D 1Tierra - Vss

12

3 l4 l5 l6 !7 1a ~ S

l3 ’14 ~

M15 ~16 i17 118 !19 \ 420 ~21 ~ 822 ~23 i E

2 6272a2930 í31 ~32 ~

~ 646362

l 616059

! 53~ 57

! 561 55

~ 535251

~50~ 49~ 4a

i 46~~

4544

~ 43

~ 42l 41~~

4039

I 3al 37

36I 35~ 34~ 33

l,l

,

Vdd -- +5VNC -- Conectada a VddV s s - - T i e r r aM P - - T i e r r aPWMO -- lnclinación (Máx. 12V)PWMl -- Volumen de PIP (Máx. 12V)PF2 -- LED indicador de timerP W M 3 - - M P X OSCLO - - Reloj-0 de bus l2C (a EEPROM)SCL1 -- Reloj-1 de bus l2CSDAO - Datos-O de bus l2C (a EEPROM)SDA1 - Datos-1 de bus l2CYM -- Salida de señal de borrado parcialYS -- Salida de señal de borradoI - N.C.B - Salida de señal azulG - Salida de señal verdeR - Salida de señal rojaEXLG - Entrada de osciladorXLC - Salida de osciladorPEO - N.C.PE1 -- N.C.ANO -- Entrada de AFC de principalAN1 -- Entrada de AFC de PIP

AN2 -- Entrada LNAPE5 - Entrada de paro de bus l2CPE6 - - Enmudecedor de audio principalPE7 - Salida de control de alimentaciónRESET -- Entrada de resetEXTAL -- Entrada de cristalXTAL - Salida de cristalPD0 - Habilitador de PLL principal

<SDlP 64>

S

3. DESCRIPCION DE CIRCUITOS ESPECIALES

3-3 CIRCUITO PIP (América Latina)

3-3-1 Diagrama a bloques

r H.VSYNC C SEPARATION , REFORMING

& SSC PULSE GEN

SPORTS

4PORTS

BLNI

B-Y

SELECT X Pulso de encendido/apagado o de PIPHSP: : Sincronía horizontal l de imagen principalVSP: Sincronía vertical de imagen principalVHI: : Sincronía vertical l de PIPSSC: Pulso sandcastleLL3: Reloj amarrado a línea (principal y PIP)BLN Pulso de borrado de PIP

Fig. 7-4

9


3-2-2 Asignación de puertos de MICOM

Señal Entrada/salida 1 Lógica Función

PA7 Entrada de sincronía horizontal paraOSD

Entrada Activa bajaEntrada de sincronía horizontal

para OSD

Entrada de sincronía vertical paraOSD Entrada Activa baja

Entrada de sincronía verticalpara OSD

PA5 1l l

Entrada/salidaa de rastreo de teclado 4 1 1l

Entrada-salida - Puerto de rastreo de teclado 43li 4 PA4 Entrada/salida de rastreo de teclado 3 Entrada-salida - Puerto de rastreo de teclado 3

l 5 PA3 Entrada/salida de rastreo de teclado 2 Entrada-salida - Puerto de rastreo de teclado 2

6 PA2 Entrada/salida de rastreo de teclado 1 Entrada-salida -

r 7

Puerto de rastreo de teclado 1

PA1 , Entrada de video 2 Entrada Activa alta Detector de entrada de video 2

Entrada de video 1 1 Entrada 1 Activa alta 1 Detector de entrada de video 1 1l , 1 l l , li 9 1 PB7 1, Entrada

10 PB6

l 11 PB5

~ 12 1 PB4

13 PB3 ,

14 PB2

Salida de sistema NTSC

Salida de sistema PAL-M

~~ 15 PB1

l

Salida de sistema PAL-N

N.C.

Control LNA

Salida

Salida

Salida

Salida

Salida

Activa baja

Activa baja

Salida NTSC

Salida PAL-M,

1 Activa alta Salida PAL-N

Activa alta

Activa alta Salida de control LNA

Control de bobina D Salida Activa altaSalida de control de bobina

demagnetizadora1

16 1 PB0 1 Salida de PIP de sistema PAL M/N Salida Salida de PIP PAL M/N

17 PC7 Control A/V principal 1 Salida Activa alta Salida de control A/V principal 1

~ 18 PC6 Control A/V principal 0 Salida Activa alta Salida de control A/V principal 0

l 19 PC5 Control A/V PIP 1 Salida Activa alta Salida de control A/V PIP 1

20 PC4 Control A/V PIP 0 Salida Activa alta Salida de control A/V PIP 0

21 PC3 Habilitador de chip Salida Activa alta Salida habilitadora de chip

22 PC2 Habilitador del PLL de PIP Salida Activa alta Salida de reloj PLL del PIP

23 PC1 Reloj de PLL Salida Activa alta Salida de reloj de PLL

~ 24 PC0 Datos de PLL Salida Activa alta Salida de datos de PLL

1 25 1 PD7 1 Entrada de sincronía horizontal,

Entrada ~ Activa altaEntrada de sinc. H principal

principal para salida de sinc. V

’ 26

27

PD6

PD5

Entrada de remocon

Entrada S-video

Entrada

Entrada

,1 Activa baja

1 Activa baja

Entrada de remocon

Detector de entrada S-jack

~ 28 1 PD4 1 Entrada de sincronía horizontal Entrada Activa baja Entrada de sincronía horizontalpara auto-programació n, , l l ,

29 1 PD3 1 Entrada de piloto SAP Entrada Entrada de piloto SAP


No. Nombre Señal Entrada/salida Lógica Funciónl l l l l

30 PD2 1 Entrada de piloto esté reo Entrada Activa baja Entrada de piloto estéreo

MPX 1 l Salida 1 Activa baja 1 MPX 1 l

1 32 1 Vss ~ Tierra l - l - l Tierra l

1 33 1 PD0 1 Habilitador de PLL principal 1 Salida 1 Activa alta 1 Salida del habilitador de PLL principal

34 XTAL 1,

35 1 EXTAL 1

Salida de cristal

Entrada de cristal

Salida

Entrada1 , , 1 ,

36 1 RESET 1 Reset l Entrada 1 Activa baja 1 Entrada de reset

37 PE7 1 Control de alimentació n Salida Activa bajaSalida de control de

alimentació n

l 38PE6 Enmudecedor de audio principal Salida Activa alta

Salida de enmudecedor deaudio principal

39 Paro de bus l2C Entrada Activa baja Entrada de paro de bus 12C

40 AN2 Entrada LNA Entrada Volt Entrada LNA (verifique 4 Vdc)

41 AN1 AFC de PIP Entrada Volt Entrada de AFC de PIP

42 ANO AFC de principal Entrada Volt Entrada principal de AFC

1 43 PE1 N.C.

4 4

45 XLC ~ Salida de oscilador Salida1

46 EXLG Entrada de oscilador Entrada

47 R Señ al roja Salida Activa alta Señ al roja para el OSD

48 G Señ al verde Salida Activa alta Señ al verde para e¡ OSD

49 B Señ al azul Salida Activa alta Señ al azul para el OSD

I 50 1 ~ N.C. Salida Activa alta

1 51 YS 1 Señ al de borrado Salida Activa alta Señ al de borrado par el OSD

52 YM , Señ al de borrado parcial Salida Activa altaSeñ al de borrado parcial

para el OSD

53 SDA1l l

i 54 1 SDAO ~l

~ 55 SCL1 ~

Datos-i de bus 12C

Datos-O de bus l2C

Reloj-i de bus l2C

Entradakalida -

Entradakalida -

Salida Activa alta

Datos-l de bus l2C (ICscontrolados)

Reloj-O de bus l 2C (aEEPROM)

Reloj-l de bus I2C (ICscontrolados)

l 56

57

SCL0

PWM3

Reloj-0 de bus l2C

Control MPX

Salida

Salida

Activa alta Reloj-O de bus I2C (a EEPROM)

Activa alta Salida PWM de control de MPX

58 PF3 LED indicador de timer Salida Activa altaSalida de encendido/apagado

del LED indicador de timer

PWM1- Volumen de PIP1 , ,

Salida 1 Activa alta 1 Salida PWM de volumen de PIP

lnclinació n Salida Activa altaSalida PWM de control de

inclinación nl l l l l 1 1

l l


~ No. I Nombre ~ Señal 1 Entrada/salida 1 Lógica 1 Función

Tierra,i -

Conectada a Tierra

Tierra

~ 63 NC ~ Conectada a Vdd ’l~ 64

lVdd ~ +5v Vdd

3 . DESCRIPCION DE CIRCUITOS ESPECIALES

3-3 Microcontrolador (NTSC América)

3-3-1 Asignación de terminales del RM 276E0 (CXP85332A)

Entrada de sincronía horizontal para OSD - PA7Entrada de sincronía vertical para OSD + PA6Entrada/salida de rastreo de teclado 4 - PA5Entrada/salida de rastreo de teclado 3 - PA4Entrada/salida de rastreo de teclado 2 - PA3Entrada/salida de rastreo de teclado 1

Entrada de video 2Entrada de video 1

NC.Entrada 1 del monitor del bus 12CEntrada 0 del monitor del bus 12C

NCN C

Control LNAControl de bobina D

ReservadaControl A/V manual 1Control A/V manual 0

Control A/V PIP 1Control A/V PIP 0

Reservada‘Habilitador del PLL de PIP

Reloj de PLL principal y PIPDatos de PLL principal y PIP

Entrada de sincronía horizontal principalEntrada de remocon

Entrada S-videoEntrada de sincronía horizontal

Entrada de piloto SAPEntrada de piloto estéreo

MAX 1Tierra

- PA2- PA1-- PA0- PB7- PB6- PB5- - PB4-- PB3- PB2- PB1- PB0- PC7- PC6- PC5- PC4-- PC3- PC2- PC1- PC0- - PD7- PD6- - PD5-- D4-- PD3- PD2- PD1-- vss

12345678910l l121314151617181920212223242526272829303132

SS0M

276E

<SDIP 64>

64

6362616059585756555453525150494847

1 4645444342

, 414039383736353433

Vdd -- +5vNC -- Conectada a Vddvss -- TierraMP -- TierraPWMO -- lnclinación (Máx. 12V)PWM1 - Volumen de PIP (Máx. 12V)PF2 -- LED indicador de timerPWM3 -- MPXOSCLO - - Reloj-0 de bus l2C (a EEPROM)SCL1 - Reloj-1 de bus l2CSDAO - Datos-0 de bus l2C (a EEPROM)SDA1 -- Datos-l de bus l2CYM -- Salida de señal de borrado parcialYS - Salida de señal de borradoI - Salida de señal IB - Salida de señal azulG - Salida de señal verdeR - Salida de señal rojaEXLG - Entrada de osciladorXLC - Salida de osciladorPEO - ReservadaPE1 - ReservadaANO - Entrada de AFC de principalAN1 - Entrada de AFC de PIP

AN2 -- Entrada LNAPE5 - Entrada de paro de bus l2CPE6 - Enmudecedor de audio principalPE7 - Salida de control de alimentaciónRESET - Entrada de resetEXTAL -- Entrada de cristalXTAL - Salida de cristalPD0 - Habilitador de PLL principal

1 3


3-4 DEMAGNETIZADOR AUTOMÁTICO

3-4-1 Características

Los modelos anteriores absorbían corriente; la corriente absorbida siempre fluía hacia la bobinademagnetizadora.Este circuito previene la absorción de corriente, suministrándola sólo durante el tiempo dedemagnetización del TRC

MICOM Q803R822

1K-1/2W

777

L ,

DEGAUSSING COIL

RL801

C807

ACINPUT

3-4-2 Operación

Corriente

demagnetizadora

La bobina demagnetizadora es capaz de recibir la corriente necesaria para demagnetizar, hasta 10segundos después del encendido.Cuando el apagado y encendido se repite, la terminal 15 se activa sólo durante 3 segundos, despuésde un encendido de 20 minutos.

14


3-4 AUTO PRUEBA DE LA ENTRADA DE VIDEO

3-4-1 Características

El modo de entrada de video no cambia si no se detecta un jack en alguna de las entradas de video.

10K- RV01MICOM 75½

1/2w

R9871K-

VIDEO 2INPUT

rear side

CV74 10mF +

V

RVO475½1/2w

VIDEO2INPUT

left side

3-4-2 Operación

Si no hay conectado algún jack de video, el voltaje de la terminal del microprocesador se vuelve

BAJO (V7 = R986+RV0l/R92O+R986+RV0l).

Si un jack está conectado, se suministran 5Vdc a la terminal del microprocesador, Cuando éste

registra un ALTO, el modo de entrada puede ser conmutado.

15

200V

25V

4. CIRCUITO STAND-BY

4. CIRCUITO STAND-BY

4-1 DESCRIPCION

El circuito de la fuente de Stand-by incluye al IC TOP2l0PFI (con MOSFET y circuito de control de la fuente

de poder). Este circuito funciona como: (1) circuito de control de corriente, (2) circuito de auto-reinicio y (3)

circuito de protección térmica; además, como está diseñado para el modo stand-by, no hay forma de apagarlo

que se dispare por alguna condición externa (que pudiera desactivar la protección térmica).

4-2 PRINCIPIOS DE OPERACION

1 El voltaje de entrada de AC es rectificado por D805, C813 y se envía hacia el transformador de

switcheo T802.

2 El voltaje de realimentación se genera por el embobinado primario del transformador de switcheo.

3 El voltaje de DC se aplica al transformador de switcheo, y el otro extremo aun MOSFET de 700

V (para una entrada de 220 Vac) dentro de TOP2l0PFI.

4 La frecuencia de oscilación es de 100 KHz.

5 D803 y D804 fijan el voltaje de excitación aplicado al MOSFET.

6 Los 6.5 volts del embobinado secundario se rectifican y suavizan por D823 y C833.

7 El embobinado de polarización es rectificado y suavizado por D802, R804 y C809.

8 El voltaje almacenado en C809 se rectifica dentro del IC TOP2l0PF1, y se fija e n 5.7V por

medio de un regulador en paralelo de la terminal de control.

AC

TOP210ESDIP

L815F / B

--lz-47OuF16V

STD-6.5V

C83147uF16V

17

5.ClRCUlTO DE ALIMENTACION

5. CIRCUITO DE ALIMENTACION

5-1 DESCRIPCION

La serie de los STR-S6709 posee un transistor de potencia y un IC híbrido (del tipo de converti-

dor de reproducción, con un IC de control excitado por separado para la conmutación de poten-

cia). Su tamaño es pequeño y estandarizado, porque tienen pocas partes y un diseño de circuito

simplificado.

5-2 CARACTERISTICAS

l Empaque compacto tipo SIP, de fácil manejo en todas las condiciones.

l Partes externas reducidas, diseño de fuente conmutada simple.

l Pérdida de potencia reducida, al limitar la frecuencia de oscilación a 20 KHz o menos durante el

modo de carga ligera (por ejemplo, el modo de control remoto del televisor).

l Varias funciones de protección

5-3 DIAGRAMA A BLOQUES

Protección contra sobre-corriente pulso-por-pulso

Protección contra sobre-voltaje

Protección contra calentamiento.

DEL STR-S6709

PRE REG

. , r--clJ-c

2 E

B

SINK

DRIVE

OCP

F/B

18

5. CIRCUITO DE ALIMENTAClON

5-3-1 Función de cada puerto

5-3-1 Función de cada puerto. ,~ Loc. No . 1 Símbolo 1 Nombre , función !

l, 1 C 7Puerto del colector Colector del PTR

~ 2 GND Puerto de Tierra GND (Emisor del PTR)

3 B Puerto Base Base del PTR

i 4 SINK Puerto de sumidero Entrada de corriente de base (lB2)

5 DRIVE Puerto de excitador Salida de corriente excitadora de base (IB1)

1 6 OCP Puerto de sobre-corriente 1 Entrada de señal detectora de sobre-corriente

, ’ F/Bl l

7 iPuerto de

realimentación n1 Entrada de señal de control de voltaje constante,

! 8 INH Puerto inhibidor1 Entrada de señal de operación del circuito mantenedor,1 Tiempo de apagado síncrono.

l9 , VIN Puerto de alimentaciónalimentación n Entrada de alimentació n del circuito de control

5-3-2 Otras funciones

Función **

Circuito de protección contra sobre-corriente ,

Circuito de protección contra calentamiento ,

5-3-3 Integrador interno

~ Rl Resistencia semi-fija de control de Ton ~ Cl 1 3300 pF,

~ R2 1ii R3 1

Resistencia semi-fija de control de Toff

1 Kohm

0.01 uF

820 pF

1 R4 1 0.7 ohm l c4 l 0.01 uF l

5.ClRCUlTO DE ALlMENTAClON

5-4 FUNCION Y OPERACION DE CADA PUERTO

5-4-1 Puerto Vin, circuito de arranque.

El circuito de arranque inicia o detiene al IC de control, por medio de la detección del voltaje en el

puerto VIN (terminal 9).

Cuando la alimentación está encendida, C6 se carga a través de la resistencia de arranque Rs. El circuito

de control es activado por el circuito de arranque cuando el voltaje en VIN alcanza los 9V (típico). La

corriente del circuito está restringida a 200 uA (VIN = 7.5V), hasta que el control del circuito es activado.

Tr3 Dl

Figura 1 Figura 2

Después que el circuito de control es activado, la potencia de respaldo del puerto Vin se genera

rectificando y suavizando los voltajes del sub-embobinado dl y d2. Cuando el circuito de control es

activado, el voltaje del embobinado dl se incrementa. Como se muestra en la figura 3, conforme Tl

se aproxima al voltaje esperado, se suministra potencia del embobinado d2 a C6. El voltaje para

detener al circuito de control se fija en 4.9 V, como se muestra en la figura 2. Entonces, el voltaje del

Zener D3 se fija de modo que el voltaje de arranque del puerto Vin no se ubique por debajo de 4.9 V.

Vin de Tl = Vz - 2VBE (Tr3 Vbe)

El voltaje del embobinado Dl se fija entre el voltaje de paro (Vin, OFF0=5.lV, Max) y el voltaje de

operación (VOVP: 1 OV, Min). A veces el voltaje del puerto Vin puede ser modificado por el valor

del voltaje de salida secundario, como se muestra en la figura 4. Es por esto que la corriente del

circuito de sub-voltaje es pequeña, y la corriente de impulso es rectificada y suavizada cuando el

transistor se apaga. En este caso, el voltaje de impulso se puede evitar con una simple resistencia

insertada en serie con el diodo rectificador (figura 5). La tasa de cambio de Vin referente al cambio

de la, salida de corriente, es variada por el transistor y otros componentes.

2 0


VIN

Figura 3. Forma del voltaje del puerto Vin Figura 4. Voltaje del puerto Vin, salida dedurante el arranque voltaje contra lout

VIN

Figura 5. Circuito de sub-alimentación para prevenir elefecto de la corriente de salida lout

Rs se fija de modo que un máximo de 500 uA de corriente puedan fluir en el voltaje de entrada de

AC mínimo (debido a que el circuito mantenedor está fijado a un máximo de 500 uA, como se

describe más adelante)

Después de encender la alimentación, el tiempo de inicio es determinado por la constante de tiempo

de Rs y C6 (si el valor de C6 es demasiado grande, el encendido se retrasa).

21

5.CIRCUlTO DE ALIMENTAClON

5-4-2 Oscilador, voltaje de realimentación del puerto (puerto 7)

El oscilador utiliza la carga y descarga de Cl y C2 (construido dentro del CI híbrido), y genera un

pulso para encender y apagar el transistor.

Control de voltaje constante: La potencia de switcheo pf se controla por el tiempo de encendido y

apagado de la carga, excepto en modo de carga alta (por ejemplo, modo de espera remota del

televisor).VIN

OFF .

Figura 6. Circuito oscilador Figura 7. Onda del oscilador sin señal F/B INH

La figura 7 indica la operación del oscilador cuando el CI híbrido funciona sin señales F/B e INH.

Cuando el transistor de potencia está encendido, C2 se carga con un voltaje constante.

Alternativamente, Cl empieza a cargarse casi desde OV a través de Rl (su rampa de voltaje equi-

vale a Cl multiplicada por Rl). Cuando el voltaje de Cl se aproxima a 0.7V (Tc=25˚C), la salida

del oscilador se invierte y el transistor se apaga. Al mismo tiempo, Cl rápidamente se descarga por

el oscilador, y el voltaje registra alrededor de 9V.

Si el transistor de potencia es apagado, C2 se descarga por R2; el voltaje va en rampa hacia abajo

(igual a C2 mu tcalti do por R2). Si el voltaje de C2 decrece hasta aproximadamente lV, la salida

del oscilador se invierte de nuevo, y el transistor de potencia se vuelve a encender. El proceso de

carga y descarga se repite, obligando al transistor a encenderse y apagarse.

El tiempo de encendido y apagado se fijan por C 1, Rl, C2 y R2. Estos determinan el tiempo máxi-

mo de encendido y apagado del transistor de potencia: El tiempo de encendido se controla por la

señal de corriente de salida del circuito detector de voltaje de salida (ERROR AMP en la salida

secundaria), y se envía a través del opto-acoplador conectado al puerto F/B (puerto 7), cambiando

la corriente de carga de Cl como se muestra en la figura 6.

2.2


Si el voltaje de entrada de AC es alto (figura 8) y la corriente de carga es reducida, la corriente de

entrada del puerto F/B se incrementa, y el tiempo de encendido se acorta. La figura 8 muestra el

cambio en el tiempo de encendido dependiendo de la corriente en el puerto F/B.

, ’ c

OSCILLATOR OUTPUT ’ 0' 4

RTR O V - ONOFF

Figura 8. Forma de operación del oscilador con señal F/B

5-4-3 Funcionamiento (control de tiempo de apagado)del puerto INH (puerto 8).

La señal del puerto INH se usa como señal de entrada en COMP1 y COMP2, dentro del CI de

control en la figura 6. Si el voltaje de polarización VTHl de COMP1 se fija en 0.75V (T=25̊ C), y el

voltaje del puerto INH alcanza a VTH1 , la señal de entrada del circuito excitador registra casi OV

(modo de transistor de potencia apagado). Cuando el voltaje del puerto INH alcanza a VTH2, la

salida de COMP2 se invierte, y el voltaje de C2 comienza a descargarse y rápidamente baja hasta

OV. A causa de la descarga de C2, el voltaje se mantiene casi en V, y la salida del oscilador mantie-

ne al transistor de potencia apagado. La relación entre el puerto INH y el oscilador se muestra en las

figuras 9 y 10.

23


VTH1

INH

Figura 9. Onda de la operación del puerto INH (VTH1)

Figura 10. Forma de operación del puerto INH (VTH2)

d2

R I N H

dl9

VIN 8INM

2 C I N H O

GND

Figura 11. . Circuito de operación INH.


5-4-4 Operación pseudo-resonante.

La operación pseudo-resonante se muestra en la figura 11, cuando el voltaje en los embobinados de

D4 y D 1 se sincronizan con la energía derivada del embobinado secundario S 1. El voltaje VINH

del puerto INH se fija alrededor de 2-3V, debido a que VTH2 registra 1 .5V (típico).

El valor RINH se puede obtener con la siguiente fórmula:

RINH =(VIN-VINH)x3xlO3

[ohms] . . . . . . Fórmula 1(2VINH-2.25)

VIN: Voltaje de entrada en el puerto de terminal 1

VINH: Voltaje del puerto INH (2-3 V)

En la figura 12 se muestra el circuito de alimentación del televisor durante el modo stand-by de

control remoto. Cuando existe una carga ligera (por ejemplo, el modo stand-by), la corriente Y 1 se

traspasa desde C9 hacia el Micom a través de Rl 1, y fluye a través de Dl 0 a la base de Q4.

La señal de encendido es derivada del Micom (señal de alta impedancia), y Q4 se enciende. Cuando

Q4 está encendido, la corriente fluye al opto-acoplador a través de R12 y D11: entonces, cada

salida de voltaje (incluyendo el voltaje de los embobinados de dl y d2) cae y se estabiliza cuando

el embobinado Sl alcanza el voltaje VS (VS = VR2 + VZ(D8) + VBE(Q3)).

En este momento, si el voltaje de Cl0 decrece, el micom no puede ser activado; por lo tanto, la

corriente I2 fluye de C9 a Q3 a través de R9, mientras Q4 está encendido para alimentar al micom.

También el voltaje del embobinado primario dl , d2 disminuye en proporción a S 1. Así, la potencia

se suministra desde el embobinado d2 al puerto VIN (terminal 9) en modo de carga ligera. Del

mismo modo, la potencia se suministra al puerto INH (terminal 8) por la caída de voltaje en el

embobinado d 1.

El tiempo de apagado del transistor de potencia se fija por el tiempo del oscilador (TOFF = 50 useg,

Ta = 23˚C), debido a que el voltaje del puerto INH (terminal 8) cae por debajo de VTHl (a causa de

la caída en el voltaje del embobinado dl). Entonces la frecuencia de oscilación en el modo de carga

ligera se puede mantener por debajo de 20 KHz, porque el tiempo de encendido cambia dependien-

do de las condiciones de entrada y salida.

25


9 VIN c 1

8 INH

tm

D5

, F/B

D7 +B

MICOM

Circuito de alimentación

La figura 13 muestra el voltaje en el transistor de potencia VCE, IC y VINH, y la forma de onda de

salida durante la operación pseudo-resonante.

Figura 13. VCE y VINH de operación pseudo-resonante

26


Si el transistor de potencia se apaga. el voltaje VTH2 se aplica al puerto VTH2 (donde el voltaje de

C3 es cargado y descargado rápidamente). Como el embobinado secundario termina dé disipar la

energía, VINH no cae rápidamente, y el transistor de potencia se enciende porque VTH decrece por

debajo de VTH1 después de que transcurre un tiempo TR. El tiempo tr se determina mediante la

siguiente fórmula:

3.VINHx 109 1.5t r = -CINH l (

2 . VINH - 2.25}*n- + 2.08 x CINH x 109 (mseg) . . . . . . Fórmulu 2

VINH

La operación pseudo-resonante se hace controlando RINH y CINH para ajustar el tiempo tr al tr de

la figura 13 (frecuencia de resonancia, 1/2 ciclo).

Calculando la inductancia del embobinado del transistor p Lp.

El diseño del transistor es básicamente el mismo que el de las fuentes RCC. La función mínima (D)

se deriva de una relación de embobinado (NS) y el embobinado P (Np). Lp se obtiene mediante la

siguiente fórmula:

L p =(VID . D)2

VIN .z.fo D .m 2 . . . . . . Fórmula 3

Po: Voltaje de salida máximo

fo: Frecuencia de oscilación mínima

eficiencia de potencia = 0.83

D: Función encendida a VIN mínimo (AC)

VIN: Voltaje en VIN (AC) C7

27


5-4-5 Circuito excitador

La serie STR-S6709 utiliza un sistema de excitador proporcional para reducir las pérdidas en el

encendido del transistor, las pérdidas por saturación y el tiempo de almacenamiento.

Como sucede con el sistema RCC, la corriente del excitador activa al transistor de potencia. Así, las

pérdidas en el encendido y el mido de conmutación se incrementan por la corriente de impulso

generada cuando el transistor está encendido (figura 14).

Cuando el transistor está apagado, IB se reduce y el pico de IB2 no es muy alto; lo mismo que el

tiempo de almacenamiento y VCE (el voltaje de saturación se incrementa, y finalmente la pérdida

de apagado aumenta). En las figuras 15-1 y 15-2 se muestra el circuito de excitación proporcional

usado con la serie STR-S6709 (para reducir la pérdida de conmutación y acortar el tiempo de alma-

cenamiento).

CD

Figura 14 Circuito excitador

En la figura 14, D y CD fuerzan un polarización inversa entre base y emisor cuando el transistor de

potencia es apagado.

28


Figura 15-1 Onda de voltaje RCC previa

Figura 15-2 Onda en fuentes de poder tipo S6709

En la figura 15-2 se muestra la forma de onda ID (excitador de corriente de base); la rampa ID se fija

alrededor de 0.1 A/seg para ajustar la variación máxima de la corriente del colector. El valor de

IDP s e puede ajustar por el IC pico (corriente de pico del colector), como se determina por la

potencia de entrada, las especificaciones de salida y el ciclo de trabajo del transistor, El pico real de

IB se determina mediante la siguiente fórmula:

IDP = (VIN-3)/RD (A)

29


5-4-6 Función OCP (Protección contra sobre-corriente)

Esta protección se realiza por medio de un pulso que detecta directamente la corriente de colectordel transistor de potencia. En la figura 16 se muestra el circuito OCP.El voltaje detectado se fija a - 1V teniendo como base la tierra del IC de control, y se envía hacia elcomparador. La variación del voltaje detectado de acuerdo al cambio de temperatura, es casi estableen OV.

r

SW TR

2. GND

ROCP

Figura 16. Circuito de protección contra sobre-corriente

30


5-4-7 Circuito mantenedor

El circuito de protección contra sobre-voltaje OVP (y el circuito de protección contra sobrecalentamiento)

detienen la operación del circuito de alimentación. Para ello, mantienen en BAJO la salida del oscilador.

El circuito mantenedor (latch) registra una corriente máxima de 500 uA cuando el puerto VIN registra un

voltaje de 4V. En ese momento, si la corriente a través de la resistencia excitadora es mayor de 500 uA en

el puerto VIN, la fuente de poder se mantiene en modo de paro (STOP).Para evitar un mal funcionamien-

to a causa del ruido, el circuito mantenedor es activado a través de una línea de retardo dentro de HIC Cl.

Cuando los circuitos de OVP o la protección contra sobrecalentamiento se activan (o la entrada de señal

externa es mayor de 10 useg), el circuito mantenedor se activa.

Mientras el circuito de control de regulación de alimentación trabaja, el circuito de corriente está en

ALTO, incluso cuando el circuito mantenedor opere (también, el voltaje del puerto VIN cae rápidamen-

te). El voltaje de VIN se incrementa, porque la corriente cae por debajo de 500 uA cuando el voltaje

desciende mas allá del voltaje de paro (4.9 V típico). El voltaje VIN cae cuando se incrementa la corrien-

te. Como el voltaje alcanza el nivel de arranque (8V típico), previene que el voltaje VIN aumente de

manera anormal. En la figura 17 se muestra la forma de onda del voltaje VIN cuando el circuito mante-

nedor está activado.

El circuito mantenedor es liberado cuando el voltaje de puerto VIN desciende por debajo de 3.3V. Como

regla, desconecte el aparato de la toma de AC para resetear la operación del circuito mantenedor.

VIN

(Ic,

4.9v(TYP)

Figura 17. Forma de onda de VIN cuando el circuito mantened& opera

31

5. POWER CIRCUIT

5-4-8 OHP (Overheat Protection) Circuit

It activates the latch circuit when the HIC frame temperature goes over 150ºC (TYP) ; the actual

temperature is detected by the control circuit. But, the power transistor and the control circuit are

prevented from overheating because they are built in the same frame.

5-4-9 Overvoltage Protection Circuit

Activates the latch circuit when the VIN port voltage is greater than 1lV (TYP)

When overvoltage protect circuit is activated, the secondary output voltage is shown in the

following formula.

Vout(OVP) =Normal Output Voltage Vout

Normal Vin port Voltagex llV(TYP)

32


5-5. CIRCUITO ESTABILIZADOR DE ALTO VOLTAJE

5-5-1 RevisiónEste circuito detecta las fluctuaciones del alto voltaje, de acuerdo con la brillantez de la imagen;

además corrige la distorsión de la imagen, enviando una señal de corrección E/W en la dirección

opuesta.

5-5-2 Principio de operaciónCuando el alto voltaje cae, la imagen tiende a ensancharse en las zonas brillantes de la pantalla. Para

corregir esto, la terminal 12 del FBT detecta la fluctuación en el alto voltaje y la añade a la forma de

onda de parábola de corrección E/W; en otras palabras, la imagen se reduce horizontalmente cuando

el alto voltaje cae.

5-5-3 Descripción del circuitoLa terminal 12 del F B T divide el voltaje con una resistencia muy alta, y lo envía hacia el circuito

diferencial compuesto por C426 y R452.

La señal de salida del circuito diferencial se amplifica con un ampliticador inversor (construido a base de

Q406) y va hacia R433 con la salida (seña1 de alto voltaje) del amplificador base-común de Q407.

Finalmente, después de que el nivel del voltaje de DC es ajustado por Q408, fluye hacia la forma de

onda de parábola E/W (Terminal 6 de MC4558C).

33

5. CIRCUITO DE ALlMENTAClON

5-6. CIRCUITO DE CORRECCION N.S.

5-6-1 Circuito aplicado

Vl

VERT

1K IKl/2W l/2W

NS

5-6-2 Principios de operaciónEl circuito envía una onda modulada al yugo de deflexión, porque cuando éste corrige a N/S, la

convergencia se vuelve pobre.

Si este circuito se aplica, la forma de onda modulada se puede obtener en el punto A del circuito de

arriba. Con este propósito se carga la forma de onda modulada por el transformador a la forma de

onda vertical, después de introducir el pulso H en el primario (con el objeto de mejorar la linealidad

vertical).

5-6-3 Puntos de prueba1) Puerto de entrada del pulso H: Revise la forma de onda de entrada de 15.7 KHz.

2) Mida los puntos A y B del circuito de arriba, y verifique la salida de la siguiente forma de onda.

Vl (vertical) 1 OV/Div.

(onda correctora en A)

34

. 6. CIRCUITO DE SALIDA VERTICAL

6. CIRCUITO DE SALIDA VERTICAL

Todos los ajustes de la salida vertical en el chasis SCT52A se llevan a cabo por un IC (gracias al

control de bus del IC). El circuito de salida vertical posee un excitador triangular. El IC amplificador

de salida LA7845 es apropiado para televisores con pantalla amplia y monitores (puede manejar una

corriente de deflexión 2.2 Ap-p). Este circuito posee una protección térmica y un circuito de bom-

beo.

6-1 LA7845

6-1-1 Función6-1-2 Block Diagram

1: Tierra

2: Salida V

3: Vcc de la etapa de salida

4: Entrada no invertida

5: Entrada invertida

6: Vcc

7: Salida del circuito de bombeo

6-1-2 Diagrama a bloques

3.5

6. CIRCUITO DE SALIDAVERTICAL

6-2 CIRCUITO EXCITADOREl circuito excitador utiliza una realimentación, de modo que las siguientes tres formas de onda sean

balanceadas una con otra, después de ir a terminal 5.

a) Forma de onda diente de sierra, generada por el voltaje de referencia de terminal (4) y el IC de croma.

b) Forma de onda de parábola integrada, generada por el capacitor de acoplamiento de la salida vertical.

c) Forma de onda diente de sierra, generada por la resistencia de realimentación de AC.

Excitador vertical<KCT53A>

36

6. CIRCUITO DE SALIDAVERTICAL

6-2-1 Excitador vertical

VD-

VD +

<KCT54A> para América Latina

Entrada VD Salida PIN

37

6. CIRCUITO DE SALIDA VERTlCAL.

6-3 CIRCUITO DE SALIDA VERTICAL APLICADO.

VERTICAL DRIVE

1) Protección de oscilación: C302, C303, R307

2) Circuito de corrección de linealidad: R303, R304, C373, R313, R302

3) Para fijar el voltaje de referencia del amplificador: R308, R309

Forma de onda de entrada VD Forma de onda de salida en terminal (2)

38

7. CIRCUITO LNA

7-1 DIAGRAMA A BLOQUES

AMPLIFIER

COEXIBLE-WIRE

TO PIP TUNER TO MAIN TUNER

Q9C8

7-1-1 ¿Qué es un LNA?Amplificador de bajo ruido: buenas características NE (noise figure o figura de ruido) (6 -12 dB

dependiendo del canal de TV particular).

Este chasis tiene el LNA en el sintonizador frontal para mejorar la NF de todo el sistema a 2 - 3 dB

7-1-2 Circuito de switcheo LNAEl voltaje de AGC de RF (FI) es detectado por un buffer compuesto por Q9IO. La ganancia de RFes dividida en R940 y R941, para ajustar el nivel de encendido o apagado del LNA (del micom) a

alrededor de 65 dB, y va hacia el comparador del micom, termina1 40.

Después de que el micom termina la sintonía fina, revisa el voltaje de DC en la terminal 40 a

intervalos de 300 useg. Si el voltaje esta sobre 4.OV, el puerto de encendido/apagado del ajuste

LNA va hacia ALTO, y enciende al LNA. Entonces, la señal de entrada de antena se amplifica por16 dB, y va hacia el sintonizador para mejorar la sensibilidad de entrada.

Esta salida se mantiene constante hasta la siguiente operación de la sintonía filla. Esto significa el

siguiente cambio arriba/abajo de canal, y en ese momento se vuelve a determinar el punto de en-

cendido o apagado del LNA; éste se apaga si la señal es fuerte, e introduce una pérdida de alrededor

de 4-5 dB, (pero hay-poco cambio en la relación S/N).

39

8. CIRCUITO Fl

8. CIRCUITO FI

8. CIRCUITO Fl

8-1

8-2 VIF

8-3

DESCRlPClON DEL CIRCUITO Fl

IClOl incluye a las etapas VIF y SIF, y trabaja como un detector de video y de FM. Q20 1 es un pre-

amplificador que recibe la señal de salida FI del sintonizado r y la amplifica 6 dB.

La señal amplificada se suministra al filtro SAW 2201.

El filtro SAW divide la VIF y la SIF, y las suministra a ZlOl.

La señal VIF es suministrada a las terminales 6 y 7 de IClOl a través de Z201.

IClOl amplifica la señal IF, que fluye hacia un detector doble tipo PLL y un amplificador, y luego

sale a través de terminal 27 de IC 101.

SIF

La señal SIF es suministrada a las terminales 10 y ll de IClOl, y la señal SIF amplificada se expide

a través de la terminal 6 de IC201 . La señal de salida se suministra a la terminal 14 a través de Z203.

La señal detectada en FM se envía a la terminal 12 de IC202 a través de la terminal 1.

41

Tabla 2-1 Descripción de terminales del módulo MTS (lC600)

Terminal No. ~ Nombre1

1 I Vcc

2 ’ Mute

3 1 F S A P

4 1 Forced

MS0

MS1

Descripción n

l 7 ! SAP lnd

1 8 1 ST lnd

l 9 ~ L+R ou t,

10 i L Out

1 11 ; R Out

,12 MPX In

13 ~ N.C.

14 ; TP1,

42

Conectada a Tierra

Conectada a Tierra

Nivel H fuerza funcionamiento monoaural, no estéreo

Switch de modo, usado enconjunción con MS1 (term. 6)

Switch de modo? usado enconjunción con MS1 (term. 5)

MS0 MS1 L out R ou t

L L L+R SAP

L H L R

H L SAP SAP

H H Mute Mute

No usada

No usada

No usada

El nivel de salida es de 1.3 Vp-p cuando se aplican 0.3 Vp-p en terminal 12

El nivel de salida es de 1.3 Vp-p cuando se aplican 0.3 Vp-p en terminal 10

Entrada de señal compuesta

El nivel de referencia es de 0.7 Vp-p

Sin conexión

Sin conexión

Sin conexión

Conectada a Tierra

8. CIRCUITO FI

DIAGRAMAA BLOQUES DEL DECODIFICADOR MTS, Y FUNCION DE TERMINALES

US MTS DECODER

MPX inPILOT

L+R, LPFSTEREO - - * 14K

MAIN0 MUTE

CANCEL -3dB- OLSWl -oL

0 SAP

?s

AM(L-R) (L-R)' DET s w 3

SAP

l

SUB 0 MUTE

OLSWl ---OR

0 SAP

l SAP’ L lSAP LPF

SAP BPF

4fh+6fh

1 l

LIMITER - sAp(FM)DET

SAP IND

CARRIER SAP

DET DISCRIMINHIBIT

9v

Diagrama a bloques del módulo decodificador MTS

9.CIRCUITO DE CORRECCION ANTE EL CAMPO MAGNETICO DE LA TIERRA(CIRCUITO DE INCLINACION)

9. CIRCUITO DE CORIWCCIONANTE EL CAMPO MAGNETICODE LA TIERRA (CIRCUITO DE INCLINACION)

CXA1477 PIN26

Dependiendo de la orientación, un receptor de TV tiende a “inclinarse”.de arriba o abajo, debido al

campo magnético de la Tierra. Para corregir esta inclinación una corriente de DC (variable) se

aplica a una bobina alrededor del perímetro del yugo de deflexión del TRC.

Para ajustar el voltaje de DC, varíe la salida de la terminal G2 DAC del CXAl477 (terminal 26,

voltaje de control de DC).

La ganancia del amplificador es proporcional a RGOl y RG04. Así, cuando la terminal 1 de ICGOl

es OV, el voltaje DC del centro es de 2.5V.

Mediante un amplificador push-pull, fluye corriente de DC a LG0l (a través de un buffer) a uno de

los canales del OPAMP.

RG02 y RG03 se usan para fijar el voltaje de referencia.

+/- 13V le indica a la bobina la dirección de la corriente.

De acuerdo con la dirección de la bobina, la dirección +/- del menú puede invertirse.

44

10. DIAGRAMA A BLOQUES

10. DIAGRAMA A BLOQUES

10-1 DIAGRAMA A BLOQUES DEL SISTEMA

- VOL.CONTROL MAINAMP

L.OUTPUT

R.OUTPUT

AUDI0 41.25MHzEXTERBAK SUB CARRY COLOR 42.17MHz

, ~~~;VIDEO 45.75MHz

STAND-BY POWER SUPPLY

TRANSFORMER -B+H-OUT

FREE VOLT FBT

SMPS HIGH VOLTAGE29-31 KV

45

ll . BLOQUE TRC

ll. BLOQUE TRC

La terminal 1 de IC701 es el voltaje de referencia para determinar el punto de corte de la salida

(nivel de DC), y recibe el voltaje de distribución de 1.2K (R720). Si el voltaje de referencia se

incrementa más que su estado normal (alrededor de 3.4V), la salida de DC en terminal 8 se incrementa,

y la imagen se vuelve oscura gradualmente.

La terminal 5 (Iom) expide el voltaje de realimentación para AKB, en proporción a la corriente real

que fluye hacia el cátodo. Esta se conecta a la terminal 5 de GK y BK a través de unas resistencias

comunes (R709, R714, R725), y se realimenta a la placa principal, al IC de croma (CXA1477) a

través de un buffer Q701.

Mientras tanto, cuando Gl (tierra principal) se apaga, se suministran momentáneamente -200V a

C722, R723 y D703 para remover de la pantalla el punto luminoso que resulta del apagado.

4 6

11. BLOQUE TRC

ll-l SWITCH A/V (BLOQUE DE AUDIO)

l SOUND BLOCK l

Este chasis cuenta con puertos de entrada monoaural en Ll y L2 traseras, para conectar un equipo de

salida de audio monoaural. Sin ninguna otra conversión de modo de entrada, se puede disponer de

una salida de luz por la izquierda (ver tabla de arriba).

La entrada de video 2 tiene prioridad sobre el A/V lateral. (Cuando se conectan el video 2 lateral y

posterior al equipo, el sonido lateral es expedido).

4 7

1 1 . BLOQUE TRC

ll-2 SWITCH A/V (BLOQUE DE VIDEO)

VIDEO BLOCKl

Q503 KSC315-Y

Existe un SW (switch) 1, SW3 y un switch de S-VHS para realizar la auto-prueba.

La entrada de Video 2 tiene prioridad sobre el video 2 lateral.

La entrada S-VHS trasera y la S-VHS lateral también tienen prioridad sobre la S-VHS lateral.

48

11. BLOQUE TRC

ll-3 PROCESO DE SEÑAL DE AUDI0

1C601UPC 1853CT

ll -3-1 Bloque del amplificador principal de sonido.

49

11. BLOQUE TRC

11-4 DESCRIPCION DE OPERAClON

11- 4 -1 Surround

Mono: Cuando se introduce una señal Mono, un desplazador de fase se utiliza para conseguir

un efecto pseudo-estéreo. Este puede dar más fuerza o reducir la ganancia de frecuen-

cias específicas, cambiando la ganancia de fase; entonces se obtiene un efecto de soni-

do estéreo, una vez que el sonido Mono es separado.

Cuando se introduce una señal estéreo, se da más potencia a los tonos medios y altos;

además el sonido bajo se corta, para simular el efecto tonal de una sala de conciertos.

Cuando se introduce una señal estéreo, se da más potencia al sonido alto, para dar el

efecto de un teatro.

Concierto:

Estadio:

Apagado: La señal original introducida, se expide sin ningún efecto surround.

50

11. BLOQUE TRC

ll-5 CXAl477AS (OTROS)

STDW

R510 LEO31OK lN414G-+VB

VTIN

lC501 YSCXAl477ASCNRONA YN

PINP

R545SC815-Y

1OK

11 -5-1 Circuito Mute de modulación de velocidad (V/M)La velocidad es modulada por la señal principal, sin importar si el PIP está encendido o si el 0SD

está en tono medio; y la imagen es saturada a causa de los remanentes “después de imagen”. Para

remover este efecto, se requiere un enmudecedor de modulación de velocidad.

La señal YM y la señal de borrado PIP del microprocesador, que necesitan un mute V/M se mezclan

y envían hacia QFO8, el amplificador inverso QFO8 y CF08 Entonces, se enciende y apaga.

En ese momento, se introduce ruido al pulso de referencia AKB dentro del retrazado vertical, debi-

do a la corriente moduladora de velocidad, Para prevenir la desviación del balance de blancos de

una cierta señal, el pulso de borrado vertical es invertido y se envía hacia el circuito enmudecedor de

modulación de velocidad.

CNAO

8R5

13 1

00

AB

LR5

27R5

54

lC9O

1M

OD

USL

-MC

OM

VCC

200V

D529

1N41

4E

AS

SY

-PIP

11. BLOQUE TRC

ll-6 PROCESO DE SEÑAL R-G-BA través de un medio tono, la señal RGB se envía hacia el switch YS. Este circuito de conmutación

RGB es controlado por la entrada externa de señales RGB análogas de terminal 10 (YS) y termina-

les 16 y 18. Este chasis no utiliza las entradas externas análogas de terminales 16 a 18, pero sí es

conmutado por terminal 10 (YS) (Enviada a tierra por un condensador). RGB se apagan cuando el

puerto YS registra un ALTO.

Las señales RGB switcheadas por YS caen bajo el control de imagen del circuito PIC, y un circuito

OSD.PID varía el nivel de OSD y borra los caracteres en pantalla automáticamente.

Las terminales 19 a 21 son los puertos de entrada para RGB de OSD.

Un circuito mezclador es un circuito compuesto por una señal de video y por una señal OSD.

Un circuito de fijación y gama está compuesto por un circuito fijador (clamp) que asegura la conver-

sión AKB a través de un DC generado por el nivel de gama y el circuito PIC gamma. El circuito de

color dinámico (DCOL) aumenta la temperatura del color, cuando el 75% de la señal R es menor

que B ó G; de esta manera se obtiene un encendido a apagado.

Un circuito excitador como el circuito amplificador excitador del TRC, fija el canal R y varía los

canales B y G. También controla la brillantez y el sub-brillo.

Un circuito de salida RGB es el circuito buffer del puerto de salida RGB. La corriente de salida es de

1 mA, y los puertos de salida son las terminales 22 a 24. También fija el canal R y varía los canales

B y G según el ajuste de corte.

El comparador de FI es un circuito detector de corriente de cátodo para AKB. La corriente de cátodo

fija a un circuito detector como cortador de corriente, para cancelar la corriente de fuga del TRC.

La terminal 25 es el puerto de entrada de la señal IK, que es el voltaje (del circuito periférico de

Q714) convertido de la corriente de cátodo.

El temporizador AKB y el contador arriba/abajo generan cada señal de tiempo a partir de los pulsos

de la deflexión HV al sistema de auto-corte; y también dejan operar al IC cuando la alimentación

está encendida. Esto se controla por el resultado del comp-IK, y el contador arriba/abajo de 8 bits

posee 3 canales,

Un circuito D/A está diseñado para el corrimiento de nivel, y el circuito ABL utiliza la señal de

picture y de brillo al mismo tiempo. La relación de mezcla se puede fijar. La terminal 28 es unpuerto del filtro ABL, y si se envía a tierra, el AKB está listo para arrancar. Este chasis lo utiliza para

prevenir un trabajo excesivo (circuito periférico Q5 15) cuando el aparato es encendido y apagado.

En otras palabras, si el puerto está aterrizado, trabaja igual que una señal video mute.

La terminal 27 es el puerto de entrada del voltaje ABL

53

11. BLOQUE TRC

ll -7 CXA1 447AS (PROCESO DE SEÑAL Y-C)

11 -7-1 Proceso de señal YLa señal Y se introduce en la terminal 1 a 2 Vp-p a través del buffer Q503.

El sub-contraste de la señal de entrada Y se controla primero, y se fija a 2 .5 Vp-p desde la salida R.

Esta señal Y se introduce a una línea de retardo. La salida Y para VM se envía a la terminal 2 y se

ajusta el nivel de salida, obteniéndose una señal retardada 200 useg en vez de la señal original de la

terminal 1. La señal Y de la línea de retardo pasa a través de un filtro de corte, el cual recibe la señal

Y-C dividida. En este chasis, el filtro de corte se introduce para remover croma; por tanto, el filtro de

corte deberá estar apagado”

El circuito de retardo de resolución tiene una línea de retardo en tiempo para el control de resolu-

ción.

La fo de resolución varía por el cambio en el tiempo de retardo. Este chasis fija fo a 3.5 KHz. Un

circuito de alineamiento automático de filtrado controla el tiempo de retardo de 2 líneas de retardo

y el tiempo de retardo de la línea de retardo automáticamente, con referencia a la sub-portadora de

croma APC. La terminal 45 se conecta a 15K-F a través de tierra, como-una fijación de corriente de

referencia en el puerto.

El AMP NR está disponible para controlar el nivel del circuito removedor de ruido del sistema

central.

La señal Y a través del NR se envía al circuito fijador de Y. La relación de la transmisión de DC se

puede ajustar.

El bloque Auto-PED es un circuito que fija automáticamente el pedestal, por medio de una corriente

de polarización variable. Este chasis utiliza la terminal 5 (APED) como el puerto del filtro para el

punto pico.

54

11. IBLOQUE TRC

11 -7-2 Proceso de señal CLa señal C se envía a la terminal 3 a través del buffer Q501. La señal de entrada (nivel de ráfaga:

alrededor de 500 mV) de la terminal 3 va hacia el amplificador ACC interno.

Entonces, el nivel normal de la señal se envía al circuito TOT desde el circuito ACC.

El circuito TOT es capaz de fijar los valores de fo y Q del filtro, de acuerdo con las características de

banda de la señal de entrada, como un filtro de croma compuesto por el segundo HPF.

Después de pasar por el circuito TOT, la señal C se envía al circuito de control de color; aquí, el

nivel de ráfaga puede ser ajustado para controlar el nivel de color. El HUE-CONT es un circuito de

pulso variable para el control del tinte.

La terminal 6 es un puerto del filtro APC, y la terminal 7 es el puerto de conexión del cristal de 3.58

MHz. El circuito DEMOD tiene una banda de 1 MHz para el LPF diferencial de color, y el segundo

filtro posee el circuito demodulador de color.

KIL-DET es un circuito detector eliminador de color, cuyo sistema detector se basa en la detección

de la sincronía.

El circuito amplificador YUV-clamp es un circuito de fijación para la señal Y externa y la señal de

diferencia de color. Las señales Y, R-Y y B-Y de PIP, pasadas a través de unos condensadores de

fijación (C503, C504, C505), se introducen en las terminales 12,13 y 14 (Y:l.O Vp-p, R-Y:O.75 Vp-

p, B-YO.52 Vp-p); así se hace que estas señales tengan el mismo nivel que la señal de video princi-

pal. La señal C que viene de un circuito demodulador de color, va hacia el switch YUV-SW junto a

la señal Y. El circuito del switch YUV-SW tiene a su salida las señales de la imagen principal y la de

PIP, siempre que la terminal ll (puerto PINP) esté en ALTO.

Un circuito AXIS controla el ancho de detección de la señal C, y el circuito matrix clamp es el

circuito matriz de RGB. Un switch YM es controlado por la terminal ll (YM) como un puerto de

medio tono. Este chasis reduce el nivel de las señales de video y de PIP en 6 dB (1/2) cuando el

puerto de medio tono registra un periodo de borrado del OSD.

55

1 BLO

QU

E D

E SI

NCRO

NIA

Y DE

FLEX

ION

1

R571 1OK

C525

102

C520

R566

472

560

(P)

R559

0.2K

COMPENSATION

H

LPF&

ANP

V

LPF&

ANP

IIC.

BUSD

ECOR

DER

Add-

DEC

LATCH

Add-

DEC

LATC

H

Add-

DEC

LATC

H

Add-

DEC

LATCH

1B

US

(P)

(P)

R549 1

00

CHA0

312P

TO POWER PCB

11. BLOQUE TRC

ll-8 CXA1477AS (CIRCUITO DE SINCRONIA Y

1 1- 8-1 Proceso de señal HLa señal Y se introduce en la terminal 1 para el ‘proceso de señal Y a través del buffer Q503, y va

a las terminales 43 y 42 a través del buffer Q519.

La señal Y horizontal se introduce en la terminal 43, y va al circuito de separación de sincronía H

(cuyo nivel de detección y constante de tiempo son fijadas por una constante de tiempo externa).

El detector de fase 1 es capaz de fijar la sensitividad del corrimiento y la detección H (cambiando

así la ganancia del lazo AFC), con el cambio de la sensitividad de la detección de fase. El pulso H

sincronizado a la sincronía H en el primer AFC, se genera formando un lazo PLL con un VCO de

32 fH, 1/32. La terminal 42 es el puerto del filtro AFC.

El VCO de 32fH indica la H-OSC usando un oscilador cerámico. La frecuencia es de 503.5 KHz,

y la terminal 39 es el puerto de conexión del oscilador. En este momento, el oscilador usado es el

CSB 500F2.

El detector de fase 2 compara las fases de la salida del primer lazo del AFC y el pulso de

deflexión , y controla la fase de salida del pulso H, lo mismo que el comparador de fase del se-

gundo lazo de AFC. Al mismo tiempo, se controla la posición horizontal.

El circuito de corrimiento de fase controla la fase del excitador H. La salida del circuito excitador

H se expide en la terminal 27 como un circuito de colector abierto. El protector contra rayos X

posee un circuito hold down horizontal, y por medio de un voltaje FS detecta el incremento en el

alto voltaje causado por algún mal funcionamiento de la descarga o de la deflexión horizontal. Si

dicho voltaje se suministra a la terminal 44 en ALTO, la oscilación horizontal se detiene, y la sali-

da del excitador horizontal (terminal 37) registra un B A J O El H-BLK es el circuito formador de

onda del pulso H (FBT F/S), y el circuito de coincidencia detecta la señal comparando la relación

de fase entre H-sync y el pulso H (FBT F/S). Esto no se aplica en este chasis.

El detector de fase 3 posee un oscilador comparador de fase, en forma de un lazo PLL con CLK-

VCO y CLK-DIV, y genera una señal CLK para el DSP de deflexión sincronizado con la salida

del primer lazo de AFC.

CLK-DIV, como divisor de reloj, genera fH dividiendo la salida CLK-VCO en el circuito

oscilador de 16.112 MHz, y el circuito IREF genera la corriente de referencia. La terminal 45 se

conecta a 15K-F(R576) como un puerto de fijación de corriente. El circuito 5V-REG incluye un

circuito de reset cuando algún circuito digital está encendido como la fuente de alimentación de

5V para la circuitería digital de 1/32DIV, CLK-DIV.

5 7

11. BLOQUE TRC

11-8-2 Proceso de señal VLa señal Y de la terminal 42 de CXA1477 para el proceso de señal V (vertical),,, inicialmente se

introduce al separador de sincronía vertical, que incluye las funciones de extensión de la señal de

sincronía V.

El circuito procesador de cuenta regresiva se compone de un ALU, RAM y ROM como el sistema

vertical de cuenta regresiva. Esta cuenta es realizada por un programa interno.

Existen señales estándar, señales no-estándar y nodos con no-señal. El separador de sincronía Y

analiza la información de sincronía V, y entonces se hace eI reseteo de los datos de la cuenta. En ese

momento, se genera el temporizado de AKB.

El circuito de distorsión geométrica DSP genera la salida V, salida de parábola y salida de correc-

ción AFC (incluyendo la corrección de imagen del TRC, a través de la cuenta incrementa1 de datos

en el procesador de cuenta regresiva).

El circuito H-D/A es el circuito D/A de cada señal calculada por la distorsión geométrica DSP. Los

circuitos LPF y AMP están compuestos por la señal de un convertidor LPF con un D/A de l-bit de

salida (PDM) análoga, y un amplificador controlando el nivel de salida. El LPF se forma con 2

filtros: el primero es un filtro interno cuya frecuencia de corte es de 10 KHz, y el segundo se contro-

la desde afuera.

La terminal 30 es el puerto del diente de sierra para la deflexión vertical, y la terminal 3 1 es el puerto

de salida de la onda parabólica para ajuste E/W. La terminal 32 es un puerto de conexión a un

condensador integral. para generar una onda diente de sierra vertical. La terminal 33 también es un

puerto de conexión a un condensador integral para generar la parábola.

58

12. LOCALIZAClON DE FALLAS

12. LOCALIZACION DE PROBLEMAS

12-1 No hay encendido

No

Revise la No f?ig%%Jterminal 3 de

lC801

s í

sí

1 Revise o reemplace


12-2 No hay rastro ni sonido

INo hay rastro ni sonido ]

i

~ ~ Noha y volt;

Revise 0 reemplace1) IC8022)D805

/

No hay voltajeBt en el cátodo de

Abierto.

Revise 0 reemplace1)D8062) Control en la bobina

demagnetizadora3) C814, C815

Normal

Más de 135V

Normal

60


12-3 No hay rastro (sonido OK)

Anormal

Normal Revise 0 reemplaceFBT (T444) l

Anormaldel filamento en la

l ll Revise 0 reemplace l

Revise/reemplace

Anormal

Revise los datos del 12c

FBT (T444) Normal


12-4 No hay color

Revise 0 reemplacelC501

Color r normalColor normal

62

1 2 . LOCALIZAClON DE FALLAS

12-5 No hay imagen (sí hay rastro) y no hay sonido

V

No rma l (3.58V)

,Revise 0 reemplace

el sintonizador

12-6 No hay rastro vertical (línea horizontal)

Abierto Revise la resistencia Normal

Anormal

Revise o reemplace la salida vertical yel circuito exitador vertical

Aún no hayrastro vertical

Revise o reemplace el D-Y

63


12-7 No hay sonido

sí

Anormal ,

Revise 0 reemplacelC601

,

l

’Mida el voltaje decada terminal de lF/MTS

ll

Revise 0 reemplacelF/MTS

64

1 CONCEPTO 1 - diagramas.diagramasde.comdiagramas.diagramasde.com/otros/samsung_cn723ap.pdf · 1...

Documents

Transcript of 1 CONCEPTO 1 - diagramas.diagramasde.comdiagramas.diagramasde.com/otros/samsung_cn723ap.pdf · 1...