Post on 12-Feb-2017
ÓTEMA 5. FAMILIAS LÓGICAS INTEGRADAS
5.1. Parámetros característicos de los circuitos digitales
5.2. Tecnologías: Bipolar (TTL) y MOSFET (CMOS)
5.3. Comparación de prestaciones y compatibilidad
Introducción
Una familia lógica es una colección de CIs que tienen características eléctricas similares en sus entradas, salidas y circuitería interna, pero que realizan diferentes funciones lógicas.
Los chips de una misma familia lógica se pueden interconectar directamenteLos chips de familias lógicas diferentes no tienen porqué ser interconectables
Década de Se inventa el CI y empiezan aparecer las primeras familias
Breve evolución histórica
los 60y
lógicas. Aparece la familia TTL (transistor-transistor logic), que es la más popular. Aparece también la familia MOS, pero es mucho más lenta; sólo es atractiva en aplicaciones de bajo consumo.
Década de los 80
Avances en el diseño de los MOS hacen que aumente la popularidad de un subtipo de estos dispositivos (CMOS, Complementary MOS). Aparecen CIs con la misma funcionalidad que la familia TTL, pero con mayor velocidad y menor consumo de energía.
Actualidad Los circuitos CMOS constituyen la inmensa mayoría del mercado mundial de CI
Clasificación de familias lógicas
Familias lógicas (circuitos digitales con características y estructura física análogas):
- Pasivas: - resistivas pérdida de nivel
- de diodos
- Activas: - bipolares: - diodo-transistor (DTL)t i t t i t (TTL)
ppoco aislamiento entrada/salida
- transistor-transistor (TTL)- resistencia-transistor (RTL)- emisor acoplado (ECL)
elemento activo: transistoresrestauran niveles (ganancia)mejoran aislamiento
- MOSFET: - carga integrada- CMOS
Salida circuitos: “0” (0 V) ó “1” (V ó V V) V en un BJT ó V en un MOSFET
Punto de funcionamiento de los transistores:
Salida circuitos: 0 (0 V) ó 1 (VCC ó VDD V) VCE en un BJT ó VDS en un MOSFET
Para salida “0” conduciendo con muy poca tensión entre sus terminales, estado ONsaturación en BJT, región de no-saturación o lineal en MOSFET
Para salida “1” en corte (toda la tensión cae entre terminales del transistor), estado OFF( ),
Representación de variables lógicas mediante magnitudes físicas (eléctricas)
tensióntensión corrientefrecuenciafase
Normalmente tensiónIdealmente: valores discretos
En la práctica: dos intervalos
tolerancias, distorsión, ruido
V
En la práctica: dos intervalos o bandas de valores
Objetivos del diseñador de circuitos digitales:- Salvo en transiciones, salida nunca en la
Es tado 1 V 1
Reg ión pro hib ida
banda prohibida- Respuesta del circuito no ambigüa
V 2 E stad o 2
pro hib idaLógica definida positiva: 0 - intervalo de tensiones más bajas
1 - intervalo de tensiones más altas
Lógica definida negativa: 0 - intervalo de tensiones más altasg g1 - intervalo de tensiones más bajas
VA VB VCEjemplo:
CA
B
VA VB VC
0 V 0 V 0 V
0 V 5 V 0 V
Ejemplo:
Con lógica definida positiva: AND
C ló i d fi id ti OR5 V 0 V 0 V
5 V 5 V 5 V
Con lógica definida negativa: OR
Niveles lógicos de tensión de entrada y de salida para representar los dos
5.1. Parámetros característicos de los circuitos digitales- Niveles lógicos de tensión de entrada y de salida para representar los dos
valores lógicos (“0” y “1”). VIHmin, VILmax, VOHmin, VOLmax
Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd,
Ed. Prentice Hall
- Dos tensiones umbral (una para cada estado lógico): tensión de entrada a partir de la cual la salida comienza a cambiar de estadode la cual la salida comienza a cambiar de estado.
V0
VCC
Ejemplo: inversor
VI
VT-1 VCCVT-0
- Dos márgenes de ruido (uno para cada valor lógico): variación de tensión admisible a la entrada de un circuito lógico sin que la salida del mismo cambie de estado, es decir, sin g qque el circuito "detecte" un nivel lógico diferente.
VoH min margen de ruido para el 1margen de ruido para el 1
V0
VCCVOHmin
Pendiente=-1
ViH min
ViL max
margen de ruido para el 1margen de ruido para el 1
- Abanico de entrada (Fan-in): número máximo de entradas que el circuito lógico puede
VoL max
iL maxmargen de ruido para el 0
VIVILmax VCCVIHmin
VOLmax Pendiente=-1
Abanico de entrada (Fan in): número máximo de entradas que el circuito lógico puede tener.
- Abanico de salida (Fan-out): número máximo de entradas de otros circuitos lógicos queAbanico de salida (Fan out): número máximo de entradas de otros circuitos lógicos que la salida de una puerta puede alimentar manteniendo los niveles lógicos.
Figuras extraídas de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall
- Tiempo o retardo de propagación: media aritmética de los tiempos de propagación del cambio de estado de la entrada a la salida en los casos en que la salida pasa del estado “1” al “0” y viceversa.
VIVI
Ejemplo: inversor
VI
V
VCC
t
VI
V
VCC
tEjemplo: inversor V0VCC
t t t tt
V0VCC
t t t tt
tON tOFF tON tOFFtON tOFF tON tOFF
- Potencia consumida: la requerida por la puerta para estar funcionando al 50%, es decir, tanto tiempo en el estado “1” como en el “0”.
Típicamente hay que buscar un compromiso entre los valores óptimos de losTípicamente hay que buscar un compromiso entre los valores óptimos de los distintos parámetros. (Ejemplo: tiempo de propagación y potencia disipada)
5.2. Tecnologías: Bipolar (TTL) y MOSFET (CMOS)
Familias lógicas bipolares
Utilizan un transistor bipolar en configuración de emisor común
- Proporciona ganancia- Proporciona ganancia
- Complementa una variable (etapa inversora)
- Fija la tensión de salida
Existen dos tipos en función de la conducción del transistorExisten dos tipos en función de la conducción del transistor
- Saturadas: RTL, DTL, TTL
- No saturadas: ECL (más rápidas)
“1” VCCInversor con transistor bipolar
VCCentrada 0 salida 1
1 VCC“0” 0
p
CC
V0
RC
V0
VCC
entrada 1 salida 0
RB
0
Q
IB
VI
C
E
B
característica inversora
IBVI
V
VV transistor en corte 0IVV
VCC
E
VVI transistor en corte 0, CCCo IVV
CCI VV transistor saturado CCC
VIV ,0
Consumo elevado en RC cuando el transistor estáCCI transistor saturado
CCo
RIV ,0
CCCCFCBF
RV
R
VVII
max
transistor está saturado
CB RR
Inversor con transistor bipolar(imagen como interruptor)
VCC VCCVCC VCC
IC
ON OFF
IB
+V 0 volt
Figuras extraídas de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall
Puerta NAND
“1” VCC“0” 0
Lógica diodo-transistor (DTL)Puerta NAND
VCC VCC
RL
D1 D01 D02
V1
V0
RC
D01 y D02 aseguran que el transistor esté en corte cuando una entrada es 0
D2
D3
V2
V3
Q IB
Acuando una entrada es 0
" 0 " saturado) r(transisto 0321 oBCC VIVVVVOperación NANDtodos los diodos en corte
" 1 " corte en transistorcortada BE unión CCoA VVVVVóVóV 0321
o dos de ellas o las tres (al menos un diodo conduce)
(lógica definida positiva)
o dos de ellas o las tres (al menos un diodo conduce)
Ventaja: restauración de nivelesD t j d t i lid 0 ti d ió ltDesventaja: consumo de potencia con salida 0, tiempos de propagación altos
(interesa que el transistor esté sólo al borde de saturación)
Lógica transistor-transistor (TTL)C B E E E
VCC
RL
VCC
V0
RC
N
N N N
P
1 2 3
V1
V
N
Las tres uniones base-emisor del transistor multiemisor
transistor multiemisor
V2
V3
Las tres uniones base emisor del transistor multiemisorjuegan el papel de las uniones p-n de la puerta DTL
VOperación NAND
VCC
RL
VCC
V0
RC
Diseñando adecuadamente el circuito (RL y RC), la unión base-colector del transistor multiemisor juega el papel de los diodos D01 y D02V1 Q2
Q3
Ventaja: tiempos de propagación menores (se han eliminado los diodos)
V2
V3
Ventaja: tiempos de propagación menores (se han eliminado los diodos)Desventaja: consumo de potencia con salida 0
Inversor TTL básico
Figura extraída de FundamentosFigura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd,
Ed. Prentice Hall
- D1 actúa como protección para Q1
- D2 asegura que Q4 esté en corte cuando Q2 conduce- Q3, Q4 salida totem-pole, que reduce el consumo, pues en los dos estados de
la salida siempre hay un transistor (Q3 ó Q4) en corte.
Inversor con posibilidad de salida en alta impedancia o triestado
Figuras extraídas de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall
Existen circuitos con una entrada adicional (enable) para hacer que Q4 y Q5 estén en corte simultáneamente (salida en alta impedancia o triestado)
Puerta NAND TTL Schottky
Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd,
La mayor parte de los circuitos TTL utilizados actualmente son TTL Schottky
g yEd. Prentice Hall
La mayor parte de los circuitos TTL utilizados actualmente son TTL Schottky.Proporcionan tiempos de conmutación muy rápidos (retardos pequeños) mediante la introducción de diodos Schottky, que evitan que los transistores (Schottky) entren en saturaciónsaturación.
Evolución de las familias TTL
Familia Características
74 Es la más antigua, fue introducida en 1963
74H74L
High Speed TTLLow Power TTLTienen la misma estructura pero cambian los valores de las resistencias
l d ll d l h k d ó l ñ l f l hEl desarrollo de los transistores Schottky y su introducción en los años 70 en la familia TTL hizo obsoletas las familias 74, 74H, 74L
74S Schottky TTLEs la primera familia que utiliza transistores SchottkyEs la primera familia que utiliza transistores SchottkyMejora mucho la velocidad de la serie 74 pero con mucho más consumo.
74LS Low power Schottky TTLEs la TTL más utilizada y la menos costosaIguala la velocidad de la serie 74 TTL pero consume una quinta parteIguala la velocidad de la serie 74 TTL pero consume una quinta parte.
74AS Advanced Shottky TTLOfrece el doble de velocidad que la 74S con la mitad de consumo
74ALS Advanced Low Power Schottky TTL74ALS Advanced Low Power Schottky TTLOfrece velocidades y consumos mejores que la LS.Rivaliza con la LS
74F Fast TTLPosicionada entre la AS y la ALS
Familias lógicas MOSFET
Utilizan transistores MOSFET - Proporciona gananciap g
- Complementa una variable (etapa inversora)
Fij l t ió d lid- Fija la tensión de salida
Tipos:
- Lógica de carga integrada
- Lógica de simetría complementaria (CMOS)
V0
VInversor CMOS
MOSFET - CMOS“1” VSS“0” 0 VSS0 0
VSS
QP
V0
VI
VI
VTN VSSVSS-|VTP|
VI
QN
TPSSITPSSITPGS
TNITNGS
VVVVVVVVVVVV
00 TPSSTN VVV QN conduce para
QP conduce para
Se diseña con
VI QN QP Vo I
TPSSITPSSITPGS
No hay consumo en0<VI<VTN Cortado Conduce VSS 0
VTN<VI<VSS -|VTP| Conduce Conduce intermedia 0
consumo en ninguno de los dos estados de la salida
VSS-|VTP|<VI<VSS Conduce Cortado 0 0 (sólo en las transiciones)
Inversor CMOS(imagen como interruptores)
Puerta NAND Puerta NOR“1” VDD“0” 0
Se unen pares CMOS con ramas en serie/paralelo parahacer diversas operaciones.
V DD VDD
pCada par CMOS una entrada
SQP1
QN2
QP2 QP1
QP2
X
YQN2
QN1
S
X YQN2QN1
X QN1 X Y
" 0 " 0SVYX DD
conducen los dos transistores canal Ncortados los dos transistores canal P
" 1 " DDVSYX 0cortados los dos transistores canal Nconducen los dos transistores canal Pcortados los dos transistores canal P
rama superior cortada, rama inferior conduce
" 1 " DDVSYóX 00o ambas
conducen los dos transistores canal Prama superior conduce, rama inferior cortada
" 0 " 0SVYóVX DDDDo ambaso ambas
rama superior conduce, rama inferior cortadao ambas
rama superior cortada, rama inferior conduce
Puerta NAND de dos entradas (imagen como interruptores)
Puerta NAND de más de dos entradasPuerta NAND de más de dos entradas
El diseño es escalable, de tal modo que añadir una entrada más implica incluir dos nuevos transistores
Puerta AND de dos entradasPuerta AND de dos entradas
Es el resultado de añadir a la salida de una puerta NAND de dos entradas un módulo inversor
Puerta NOR de dos entradas
Al igual que con las NAND tenemos 2n transistores para n entradas
Evolución de las familias CMOS
Familia Características
4000 Es la más antigua, ha sido sustituida por el resto de familias. Eran lentas,pero presentaban un bajo consumo frente a las TTL de la época. Se
t b l l TTLconectaban mal con las TTL
HCHCT
High Speed CMOSHigh Speed CMOS, TTL Compatible
Tienen mayor velocidad y mejor capacidad de consumo y de suministrode corriente que la 4000
VHCVHCT
Very High Speed CMOSVery High Speed CMOS TTL CompatibleVHCT Very High Speed CMOS, TTL Compatible
Son el doble de rápidas que las HC y HCT, siendo compatibleseléctricamente.
LVLVCALVC
Low voltageLow voltage CMOSAdvanced low voltage CMOS
Familias con menores tensiones de alimentación (3.3 V)Menor consumo, mayor velocidad
ACAHC
Advanced CMOSAdvanced High Speed CMOSAHC Advanced High Speed CMOS
5.3. Comparación de prestaciones y compatibilidad
Tensiones de alimentación de los circuitos
TTL => 5VCMOS => 5V, 3.3V y 2.7V
Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, g y
Ed. Prentice Hall
Niveles lógicos de tensión
+5 V CMOS
Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall
+3.3 V CMOS
Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall
TTL
5 VEntrada
V IH(max)
SalidaV OH(max)5 V
1 lógico 1 lógico
2 V V IH(min)
V OH(min)2.4 V
0.8 V
0 V
No permitido
0 lógicoV IL(max)
V
No permitido
0 lógico V OL(max)V
0.4 V0 V V IL(min) 0 lógico V OL(min)V 0 V
Inmunidad al ruido. Márgenes de ruido
Señal real que incluye una componente de ruido
VH VH
componente de ruido
VIHmin
Picos de ruido fuera de los í
Respuesta a un i d idlímites permitidos pico de ruido
excesivo en la entrada
VL
VL
VIL max
Señal real que incluye una componente de ruido
Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall
+5 V CMOS
VNH = V OH(min) – V IH(min)Márgenes de ruidoVNL = V IL(max) – V OL(max)
Márgenes de ruido
EntradaSalida
VEntradaSalida
V 5V.
1 lógico
V IH(max)
V IH( i )
1 lógicoV OH(max)
V OH(min)
5V.
4.4V.VNH
5V.
1 lógico
V IH(max)
V IH( i )
1 lógicoV OH(max)
V OH(min)
5V.
4.4V.VNH
3.5V.
No
V IH(min)
No
3.5V.
No
V IH(min)
No
1.5V.
permitido
V IL(max)
No permitido
1.5V.
permitido
V IL(max)
No permitido
0V
0 lógico
V IL(min)
0 lógicoV OL(max)
V OL(min)
0.33V
0V.
VNL
0V
0 lógico
V IL(min)
0 lógicoV OL(max)
V OL(min)
0.33V
0V.
VNL
.( )OL(min) .( )OL(min)
Abanico de salida (Fan-out)
Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd,
Ed Prentice Hall
VOH
Ed. Prentice Hall
TTL - Limitado por el consumo de corriente de las puertas conectadas a la salida
Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd,
Ed. Prentice Hall
CMOS - Limitado por los retardos producidos por las capacidades de t d d l t t d l lidentrada de las puertas conectadas a la salida
Potencia consumida
La disipación de potencia en un circuito TTL es esencialmente constante dentro de su rango de frecuencias de operación.
En CMOS la disipación de potencia depende de la frecuencia. En condiciones estáticas es extremadamente baja y aumenta cuando crece la frecuencia.
Los circuitos CMOS presentan baja disipación estáticaLos circuitos CMOS presentan baja disipación estática y una significativa disipación dinámica
Potencia TTLPotencia TTL
0 f
En los circuitos CMOS actuales, la mayor parte del consumo de potencia se produce en las transiciones entre estados. A mayor velocidad (mayor número de
cambios por unidad de tiempo), mayor consumo.
Cuando en una aplicación hay que optimizar tanto el retardo de propagación como
Potencia consumida x tiempo de propagaciónp y q p p p g
el consumo de potencia, el producto velocidad x potencia es un buen parámetro para la comparación entre circuitos lógicos. Se mide en pJ.
(CMOS)
Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall
Comparación de prestaciones TTL-CMOS
Inicialmente, los dispositivos TTL eran superiores a los CMOS en velocidad (menor tiempo de
Figura extraída de Fundamentos de Sistemas Digitales, T. L. Floyd, Ed. Prentice Hall
retardo) y capacidad de corriente de salida. Actualmente, estas ventajas se han reducido hasta el punto de que los circuitos CMOS son iguales o superiores en muchas áreas, y son la
tecnología dominante en circuitos integrados, aunque los circuitos TTL todavía están en uso. Existe una familia de circuitos BiCMOS que combina la lógica CMOS con la circuitería deExiste una familia de circuitos, BiCMOS, que combina la lógica CMOS con la circuitería de
salida TTL, para intentar conjuntar las ventajas de ambas tecnologías.
CIs de diferentes tecnologías pueden interconectarse si son
Compatibilidad entre familias lógicas
CIs de diferentes tecnologías pueden interconectarse si son compatibles en tensión e intensidad.
driver carga
VOHmin (driver) > V IHmin (carga)
V (driver) < V (carga)V OLmax (driver) < V ILmax (carga)
Ejemplo: +3.3 V CMOS (driver) con TTL (carga)( g )